專利名稱：液晶顯示面板的制作方法
液晶顯示面板
技術領域：
本發明系關于一種液晶顯示面板，尤指一種具有雙邊共用式移位暫存器的液晶顯示面板。
背景技術：
圖1為背景技術液晶顯示面板100的示意圖。液晶顯示面板100包含像素陣列102、移位暫存器104及邊框106。隨著高解析度液晶顯示面板的市場需求不斷提升，像素陣列102的像素數目及像素列數越來越多而每個像素越來越小,使得用以驅動像素的移位暫存器104可以布局的高度H受到限制，而必須加大移位暫存器104的寬度W以布局移位暫存器104內的元件及走線。但隨著邊框106的長度L要求越來越窄，寬度W可以加大的范圍有限，可能無法將移位暫存器104的元件及走線完整的布局到有限的寬度W乘上高度 H的面積內。
發明內容本發明的實施例揭露一種液晶顯示面板。該液晶顯示面板包含像素陣列、第一移位暫存器、M個第一輸出單兀、第二移位暫存器及N個第二輸出單兀。該第一移位暫存器設置于該像素陣列的第一側，用以輸出第一時脈信號。該M個第一輸出單兀I禹接于該第一移位暫存器且相鄰該第一移位暫存器，用以根據該第一時脈信號對該像素陣列的M列像素提供M個柵極信號。該第二移位暫存器設置于該像素陣列的第二側，用以輸出第二時脈信號。該N個第二輸出單元耦接于該第二移位暫存器且相鄰該第二移位暫存器，用以根據該第二時脈信號對該像素陣列的N列像素提供N個柵極信號。該第一側與該第二側相異，且M與N為正整數。本發明實施例的每一移位暫存器可用以驅動多列像素，且移位暫存器交互放置在像素陣列的相異兩側。如此可大幅縮小布局移位暫存器的所需要的面積，將移位暫存器的元件及走線完整的布局到較窄且有限的邊框內。
圖1為先前技術液晶顯示面板的示意圖。圖2為本發明一種實施例說明液晶顯示面板的示意圖。圖3為本發明一實施例說明第一移位暫存器及第一輸出單元的示意圖。圖4為本發明一實施例說明圖2液晶顯示面板的時序圖。圖5為本發明另一實施例說明液晶顯不面板的不意圖。圖6為本發明另一實施例說明液晶顯不面板的不意圖。圖7為本發明一實施例說明圖6液晶顯不面板的時序圖。圖8為本發明另一實施例說明圖6液晶顯不面板的時序圖。圖9為本發明另一實施例說明液晶顯不面板的不意圖。
圖10為本發明一實施例說明圖9液晶顯不面板的時序圖。圖11為本發明另一實施例說明圖9液晶顯不面板的時序圖。圖12為本發明另一實施例說明液晶顯不面板的不意圖。圖13為本發明一實施例說明圖12液晶顯示面板的時序圖。圖14為本發明另一實施例說明圖12液晶顯不面板的時序圖。主要元件符號說明100、200、500、600、900、1200液晶顯示面板102,202像素陣列104移位暫存器106邊框H高度W、W1、W11、W2、W22寬度L長度204第一移位暫存器206第一輸出單元208第一邏輯柵210第一緩沖器214第二移位暫存器
216第二輸出單元218第二邏輯柵220第二緩沖器224第三移位暫存器226第三輸出單元238第三邏輯柵240第三緩沖器234第四移位暫存器236第四輸出單元238第四邏輯柵240第四緩沖器280起始信號線Gl至G12柵極信號Tl至T20晶體管D2U向上傳遞信號D2U_STV向上傳遞起始信號U2D向下傳遞信號U2D_STV向下傳遞起始信號VGH高電位VGL低電位Pl至P6脈波信號
POFF脈波截止信號CK第一時脈信號CK ’第二時脈信號XCK第三時脈信號XCK ’第四時脈信號TP1、TP2預充電時段TG1、TG2時段t時間
具體實施方式
請參考圖2。圖2為本發明一種實施例說明液晶顯不面板200的不意圖。液晶顯不面板200包含像素陣列202、第一移位暫存器204、第一輸出單兀206、第二移位暫存器214及第二輸出單元216。第一移位暫存器204設置于像素陣列202的左側，第二移位暫存器214設置于像素陣列202的右側。圖2中顯示4列第一輸出單元206耦接于第一移位暫存器204及像素陣列202之間，第一輸出單元206相鄰第一移位暫存器204，及4列第二輸出單元216耦接于第二移位暫存器214及像素陣列202之間，第二輸出單元216相鄰第二移位暫存器214,即多個輸出單兀可共用同一個移位暫存器,且4列第一輸出單兀206位于相對4列第二輸出單元216的上方。實際上可根據像素陣列202的列數按照圖2的排列方式循序增加移位暫存器及輸出單元。本發明的實施例不限于以4列第一輸出單元206耦接于第一移位暫存器204,亦可是M個第一輸出單兀206稱接于第一移位暫存器204, M為正整數。亦可是N個第二輸出單元216耦接于第二移位暫存器214，N為正整數。每一第一輸出單元206包含第一邏輯柵208及第一緩沖器210。每一第二輸出單元216包含第二邏輯柵218及第二緩沖器220。圖3為本發明一種實施例說明第一移位暫存器204及第一輸出單兀206的不意圖。圖3的4個第一輸出單元206包含相同的電路架構。第一移位暫存器204包含第一晶體管Tl至第十六晶體管T16。每一第一邏輯柵208包含第十七晶體管T17及第十八晶體管T18。每一第一緩沖器210包含第十九晶體管T19及第二十晶體管T20。第一晶體管Tl具有控制端用以接收向上傳遞信號D2U，第一端用以接收向上傳遞起始信號D2U_STV，及第二端。第二晶體管T2具有控制端用以接收向下傳遞信號U2D，第一端耦接于第一晶體管Tl的第一端，及第二端耦接于第一晶體管T2的第二端。第三晶體管T3具有控制端耦接于第二晶體管T2的控制端，第一端用以接收向下傳遞起始信號U2D_STV，及第二端耦接于第二晶體管T2的第二端。第四晶體管T4具有控制端耦接于第一晶體管Tl的控制端，第一端耦接于第三晶體管T3的第一端，第二端耦接于第三晶體管T3的第二端。第五晶體管T5具有控制端耦接于第一晶體管Tl的第二端，第一端耦接于第五晶體管T5的控制端，及第二端。第六晶體管T6具有控制端耦接于第五晶體管T5的控制端，第一端耦接第五晶體管T5的第二端，及第二端。第七晶體管T7具有控制端耦接于第六晶體管T6的第二端，第一端用以接收第一時脈信號CK，及第二端。第八晶體管T8具有控制端耦接于第七晶體管T7的控制端，第一端耦接于第七晶體管T7的第二端，及第二端耦接于第八晶體管T8的第一端。第九晶體管T9具有控制端耦接于第八晶體管T8的第二端，第一端耦接于第六晶體管T6的第一端，及第二端耦接于第九晶體管T9的控制端。第十晶體管TlO具有控制端耦接于第九晶體管T9的控制端，第一端用以接收高電位VGH，及第二端用以輸出第一時脈信號CK的電位。第十一晶體管Tll具有控制端耦接于第十晶體管TlO的控制端，第一端耦接于第十晶體管TlO的第二端，及第二端用以接收低電位VGL。第十二晶體管T12具有控制端耦接于第一晶體管Tl的第二端，第一端耦接于第十晶體管TlO的第二端，及第二端。第十三晶體管T13具有控制端耦接于第十二晶體管T12的控制端，第一端耦接于第十二晶體管T12的第二端，及第二端耦接于第十一晶體管Tll的第二端。第十四晶體管T14，具有控制端耦接于第十二晶體管T12的第二端，第一端耦接于第六晶體管T6的第二端，及第二端耦接于第十晶體管TlO的控制端。第十五晶體管T15具有控制端耦接于第十四晶體管T14的控制端，第一端耦接于第十四晶體管T14的第二端，及第二端。第十六晶體管T16具有控制端耦接于第十四晶體管T14的控制端，第一端耦接于第十五晶體管T15的第二端，及第二端耦接于第十一晶體管Tll的第二端。以第一列的第一邏輯柵208及第一列的第一緩沖器210為例，第十七晶體管T17具有控制端用以接收脈波信號P1，第一端耦接于第十晶體管TlO的第二端，及第二端。第十八晶體管T18具有控制端耦接于第十七晶體管T17的控制端，第一端耦接于第十七晶體管T17的第二端，及第二端用以接收脈波截止信號P0FF。第十九晶體管T19具有控制端耦接于第十七晶體管T17的第二端，第一端用以接收高電位VGH，及第二端用以對像素陣列202的第一列像素輸出柵極信號Gl。第二十晶體管T20具有控制端耦接于第十九晶體管T19的控制端，第一端耦接于第十九晶體管T19的第二端，及第二端耦接于第十一晶體管Tll的第二端。而第二列的第十七晶體管T17具有控制端用以接收脈波信號P2，第二列的第十九晶體管T19具有第二端用以對像素陣列202的第二列像素輸出柵極信號G2，其他列的第一邏輯柵208及第一緩沖器210的脈波信號及輸出的柵極信號均以此類推。第二移位暫存器214、第二邏輯柵218及第二緩沖器220電路架構與第一移位暫存器204、第一邏輯柵208及第一緩沖器210相同。但第二移位暫存器214的第七晶體管T7的第一端用以接收第二時脈信號CK’，第十晶體管TlO的第二端用以輸出第二時脈信號CK’的電位。請參考圖2及圖4。圖4為本發明一種實施例說明圖2液晶顯示面板200的時序圖。圖4的橫軸為時間t，從上至下為第一時脈信號CK、脈波信號P1、脈波信號P2、脈波信號P3、脈波信號P4、第二時脈信號CK’、脈波信號P1、脈波信號P2、脈波信號P3及脈波信號P4。液晶顯示面板200于第一移位暫存器204接收到向下傳遞起始信號U2D_STV后開始動作。第一時脈信號CK由低電位VGL上升為高電位VGH時，第一移位暫存器204將第一時脈信號CK的高電位VGH輸出至4列第一邏輯柵208。當脈波信號Pl及第一時脈信號CK為高電位VGH時，第一列的第一邏輯柵208輸出緩沖前的柵極信號至第一列的第一緩沖器210，第一列的第一緩沖器210接收緩沖前的柵極信號并輸出柵極信號Gl至像素陣列的第一列像素，其他列的柵極信號以此類推，依序由上至下輸出柵極信號G2至像素陣列的第二列像素，柵極信號G3至像素陣列的第三列像素，柵極信號G4至像素陣列的第四列像素。同理，液晶顯示面板200亦可于接收到向上傳遞起始信號D2U_STV后由下至上傳輸柵極信號。當第四列的第一緩沖器210輸出柵極信號G4至像素陣列的第四列像素后，向下傳遞起始信號U2D_STV由第四列的第一緩沖器210通過位于第一移位暫存器204及第二移位暫存器214之間并以穿過像素陣列202的方式耦接于第一移位暫存器204及第二移位暫存器214的起始信號線280，傳輸至第二移位暫存器214。第二時脈信號CK’由低電位VGL上升為高電位VGH時，第二移位暫存器214將第二時脈信號CK’的高電位輸出至4列第二邏輯柵218。當脈波信號Pl及第二時脈信號CK’為高電位VGH時，第一列的第二邏輯柵218輸出緩沖前的柵極信號至第一列的第二緩沖器220，第一列的第二緩沖器220接收緩沖前的柵極信號并輸出柵極信號G5至像素陣列202的第五列像素，其他列的柵極信號G6、G7及G8以此類推。另一實施例中，向上傳遞起始信號D2U_STV可配合第一時脈信號CK、脈波信號P1、脈波信號P2、脈波信號P3、脈波信號P4及第二時脈信號CK’的時序由下至上傳輸柵極信號。圖5為本發明另一種實施例說明液晶顯不面板500的不意圖。液晶顯不面板500包含的元件及動作方式與圖2的液晶顯示面板200相同，差異在于布局方式。液晶顯示面板500的第一移位暫存器204設置在4列第一輸出單兀206的下方,第二移位暫存器214設置在4列第二輸出單元216的上方。本實施例中，第一移位暫存器204的寬度Wl不大于每一第一輸出單元206的寬度W11，且第二移位暫存器214的寬度W2不大于每一第二輸出單元216的寬度W22。圖6為本發明另一種實施例說明液晶顯不面板600的不意圖。液晶顯不面板600包含像素陣列202、第一移位暫存器204、第一輸出單兀206、第二移位暫存器214、第二輸出單元216、第三移位暫存器224、第三輸出單元226、第四移位暫存器234及第四輸出單元236。第一移位暫存器204及第三移位暫存器224設置于像素陣列202的左側，第二移位暫存器214及第四移位暫存器234設置于像素陣列202的右側。圖6中顯示2列第一輸出單元206耦接于第一移位暫存器204，2列第二輸出單元216耦接于第二移位暫存器214，2列第三輸出單元226耦接于第三移位暫存器224，2列第四輸出單元236耦接于第四移位暫存器 234。液晶顯示面板600的第一移位暫存器204、第二移位暫存器214、第三移位暫存器224及第四移位暫存器234具有與圖2的第一移位暫存器204相同的電路架構，每一第一輸出單兀206、每一第二輸出單兀216、每一第三輸出單兀226及每一第四輸出單兀236具有與圖2的第一輸出單兀206相同的電路架構。每一第三輸出單兀226包含第三邏輯柵238及第三緩沖器240，每一第四輸出單元236包含第四邏輯柵238及第四緩沖器240。圖7為本發明一種實施例說明圖6液晶顯不面板600的時序圖。圖7的橫軸為時間t,從上至下為第一時脈信號CK、第三時脈信號XCK、脈波信號P1、脈波信號P2、第二時脈信號CK’、第四時脈信號XCK’、脈波信號P3及脈波信號P4。液晶顯不面板600于第一移位暫存器204接收到向下傳遞起始信號U2D_STV后開始動作。當第一時脈信號CK由低電位VGL上升為高電位VGH，第一移位暫存器204將第一時脈信號CK的高電位VGH輸出至2列第一輸出單元206。當脈波信號Pl及第一時脈信號CK為高電位VGH時，第一列的第一輸出單元206輸出柵極信號Gl至像素陣列的第一列像素。當脈波信號P2及第一時脈信號CK為高電位VGH時，第二列的第一輸出單元206輸出柵極信號G2至像素陣列的第二列像素。當第二列的第一輸出單元206輸出柵極信號G2后，向下傳遞起始信號U2D_STV通過起始信號線280，傳輸至第二移位暫存器214。當第二時脈信號CK’由低電位VGL上升為高電位VGH，第二移位暫存器214將第二時脈信號CK的高電位VGH輸出至2列第二輸出單元216。當脈波信號P3及第二時脈信號CK’為高電位VGH時,第一列的第二輸出單兀216輸出柵極信號G3至像素陣列的第三列像素。當脈波信號P4及第二時脈信號CK’為高電位VGH時，第二列的第二輸出單元216輸出柵極信號G4至像素陣列的第四列像素。第三輸出單元226及第四輸出單元236輸出的柵極信號G5 G8根據第三時脈信號XCK、第四時脈信號XCK’及脈波信號Pf P4，按照上述動作原理類推。同理，液晶顯示面板600亦可于接收到向上傳遞起始信號D2U_STV后由下至上傳輸柵極信號。圖8為本發明另一種實施例說明圖6液晶顯示面板600的時序圖。圖8與圖7的差異在于圖8的每一脈波信號都多出一段預充電時段。舉例而言，當脈波信號Pl及第一時脈信號CK為高電位VGH時,在TPl時段為預充電時段,第一列的第一輸出單兀206尚未輸出柵極信號Gl,到TGl時段,第一列的第一輸出單兀206才輸出柵極信號G1。同理，當脈波信號P2及第一時脈信號CK為高電位VGH時，在TP2時段為預充電時段，第二列的第一輸出單兀206尚未輸出柵極信號G2,到TG2時段,第二列的第一輸出單兀206才輸出柵極信號G2。其他柵極信號以此類推。圖9為本發明另一實施例說明液晶顯不面板900的不意圖。圖10為本發明一實施例說明圖9液晶顯不面板900的時序圖。圖11為本發明另一實施例說明圖9液晶顯不面板900的時序圖。液晶顯示面板900與液晶顯示面板600的差異在于每一第一輸出單元206、每一第二輸出單兀216、每一第三輸出單兀226及每一第四輸出單兀236的布局為交錯排列。液晶顯示面板900于第一移位暫存器204接收到向下傳遞起始信號U2D_STV后開始動作。當第一列的第一緩沖器210輸出柵極信號Gl后，向下傳遞起始信號U2D_STV通過起始信號線280，傳輸至第二移位暫存器214，當第一列的第二緩沖器220輸出柵極信號G2后，向下傳遞起始信號U2D_STV通過起始信號線280，傳輸至第一移位暫存器204，的后以此類推。圖10與圖7的差異在于圖10的脈波信號時序為交錯，即脈波信號順序輸出順序為P1、P3、P2、P4。圖11與圖10的差異在于圖11的每一脈波信號都多出一段預充電時段，圖11與圖8的差異在于圖11的脈波信號時序為交錯，即脈波信號順序輸出順序為P1、P3、P2、P4。同理，液晶顯示面板900亦可于接收到向上傳遞起始信號D2U_STV后由下至上傳輸柵極信號。圖12為本發明另一實施例說明液晶顯不面板1200的不意圖。液晶顯不面板1200包含像素陣列202、第一移位暫存器204、第一輸出單兀206、第二移位暫存器214、第二輸出單元216、第三移位暫存器224、第三輸出單元226、第四移位暫存器234及第四輸出單元236。第一移位暫存器204及第三移位暫存器224設置于像素陣列202的左側，第二移位暫存器214及第四移位暫存器234設置于像素陣列202的右側。圖12中顯示3列第一輸出單元206耦接于第一移位暫存器204，3列第二輸出單元216耦接于第二移位暫存器214，3列第三輸出單元226耦接于第三移位暫存器224，3列第四輸出單元236耦接于第四移位暫存器234。第一列的第二輸出單元216排列于第一列及第二列的第一輸出單元206的下方及第三列的第一輸出單元206的上方，第三列的第一輸出單元206排列于第二列及第三列的第二輸出單元216的上方。第一列的第四輸出單元236排列于第一列及第二列的第三輸出單元226的下方及第三列的第三輸出單元226的上方，第三列的第三輸出單元226排列于第四列及第三列的第四輸出單元236的上方。液晶顯示面板1200的第一移位暫存器204、第二移位暫存器214、第三移位暫存器224、第四移位暫存器234、每一第一輸出單兀206、每一第二輸出單兀216、每一第三輸出單兀226及每一第四輸出單兀23具有與圖6相同的電路架構。圖13為本發明一實施例說明圖12液晶顯示面板1200的時序圖。圖13的橫軸為時間t,從上至下為第一時脈信號CK、第三時脈信號XCK、脈波信號P1、脈波信號P2、脈波信號P3、第二時脈信號CK’、第四時脈信號XCK’、脈波信號P4、脈波信號P5及脈波信號P6。液晶顯示面板1200于第一移位暫存器204接收到向下傳遞起始信號U2D_STV后開始動作。當第一時脈信號CK由低電位VGL上升為高電位VGH，第一移位暫存器204將第一時脈信號CK的高電位VGH輸出至3列第一輸出單元206。當脈波信號Pl及第一時脈信號CK為高電位VGH時，第一列的第一輸出單元206輸出柵極信號Gl至像素陣列的第一列像素。當脈波信號P2及第一時脈信號CK為高電位VGH時,第二列的第一輸出單兀206輸出柵極信號G2至像素陣列的第二列像素。當第二列的第一輸出單元206輸出柵極信號G2后，向下傳遞起始信號U2D_STV通過起始信號線280，傳輸至第二移位暫存器214。當第二時脈信號CK’由低電位VGL上升為高電位VGH，第二移位暫存器214將第二時脈信號CK的高電位VGH輸出至3列第二輸出單元216。當脈波信號P4及第二時脈信號CK’為高電位VGH時，第一列的第二輸出單元216輸出柵極信號G3至像素陣列的第三列像素。當第一列的第二輸出單元216輸出柵極信號G3后，向下傳遞起始信號U2D_STV通過起始信號線280，傳輸至第一移位暫存器204。當脈波信號P3及第一時脈信號CK為高電位VGH時，第三列的第一輸出單元206輸出柵極信號G4至像素陣列的第四列像素。當第三列的第一輸出單元206輸出柵極信號G4后，向下傳遞起始信號U2D_STV通過起始信號線280，傳輸至第二移位暫存器214。當脈波信號P5及第二時脈信號CK’為高電位VGH時,第二列的第二輸出單兀216輸出柵極信號G5至像素陣列的第五列像素。當脈波信號P6及第二時脈信號CK’為高電位VGH時，第三列的第二輸出單元216輸出柵極信號G6至像素陣列的第六列像素。第三輸出單元226及第四輸出單元236輸出的柵極信號G7 G12根據第三時脈信號XCK、第四時脈信號XCK’及脈波信號Pf P6，按照上述動作原理類推。同理，液晶顯示面板1200亦可于接收到向上傳遞起始信號D2U_STV后由下至上傳輸柵極信號。圖14為本發明另一實施例說明圖12液晶顯示面板1200的時序圖。圖14與圖13的差異在于圖14的每一脈波信號都多出一段預充電時段。舉例而言，當脈波信號Pl及第一時脈信號CK為高電位VGH時,在TPl時段為預充電時段,第一列的第一輸出單兀206尚未輸出柵極信號Gl,到TGl時段,第一列的第一輸出單兀206才輸出柵極信號G1。同理，當脈波信號P2及第一時脈信號CK為高電位VGH時，在TP2時段為預充電時段，第二列的第一輸出單兀206尚未輸出柵極信號G2,到TG2時段,第二列的第一輸出單兀206才輸出柵極信號G2。其他柵極信號以此類推。綜上所述，本發明實施例提出雙邊共用式的移位暫存器電路架構，每一移位暫存器可用以驅動多列像素，且移位暫存器交互放置在像素陣列的相異兩側。如此可大幅縮小布局移位暫存器的所需要的面積，將移位暫存器的元件及走線完整的布局到較窄且有限的邊框內。以上所述僅為本發明的較佳實施例，凡依本發明申請專利范圍所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。
權利要求
1.一種液晶顯不面板,包含一像素陣列；一第一移位暫存器，設置于該像素陣列的第一側，用以輸出一第一時脈信號；M個第一輸出單元，耦接于該第一移位暫存器且相鄰該第一移位暫存器，用以根據該第一時脈信號對該像素陣列的M列像素提供M個柵極信號；一第二移位暫存器，設置于該像素陣列的第二側，用以輸出一第二時脈信號 '及 N個第二輸出單元，耦接于該第二移位暫存器且相鄰該第二移位暫存器，用以根據該第二時脈信號對該像素陣列的N列像素提供N個柵極信號；其中該第一側與該第二側相異，且M與N為正整數。
2.根據權利要求I所述的液晶顯示面板，其特征在于，該M個第一輸出單元設置于該第一移位暫存器的上方，該N個第二輸出單兀設置于該第二移位暫存器的下方。
3.根據權利要求2所述的液晶顯示面板，其特征在于，該第一移位暫存器的寬度不大于每一第一輸出單兀的寬度，且該第二移位暫存器的寬度不大于每一第二輸出單兀的寬度。
4.根據權利要求I所述的液晶顯示面板，其特征在于，該M個第一輸出單元排列于該N 個第二輸出單元的上方。
5.根據權利要求I所述的液晶顯示面板，其特征在于，該M個第一輸出單元與于該N個第二輸出單元交錯排列。
6.根據權利要求I所述的液晶顯示面板，其特征在于，M=N=3，該N個第二輸出單元的第一列第二輸出單元排列于該M個第一輸出單元的第一及二列第一輸出單元的下方及該M 個第一輸出單元的第三列第一輸出單元的上方，且該M個第一輸出單元的第三列第一輸出單元排列于該N個第二輸出單元的第二及三列第二輸出單元的上方。
7.根據權利要求I所述的液晶顯示面板，另包含一起始信號線，其特征在于，以穿過該像素陣列的方式耦接于該第一移位暫存器及該第二移位暫存器。
8.根據權利要求7所述的液晶顯示面板，其特征在于，該起始信號線位于該第一移位暫存器及該第二移位暫存器之間。
9.根據權利要求I所述的液晶顯示面板，其特征在于該M個第一輸出單兀,包含M個第一邏輯柵，耦接于該第一移位暫存器，用以根據該第一時脈信號及各別對應的一脈波信號產生M個緩沖前的柵極信號；及M個第一緩沖器，各別耦接于對應的一第一邏輯柵，用以接收該M個緩沖前的柵極信號，提供該M個柵極信號；及該N個第二輸出單元，包含N個第二邏輯柵，耦接于該第二移位暫存器，用以根據該第二時脈信號及各別對應的一脈波信號產生N個緩沖前的柵極信號；及N個第二緩沖器，各別耦接于對應的一第二邏輯柵，用以接收該N個緩沖前的柵極信號，提供該N個柵極信號。
10.根據權利要求9所述的液晶顯示面板，其特征在于，另包含一第三移位暫存器，設置于該像素陣列的第一側，用以輸出一第三時脈信號；M個第三輸出單元，耦接于該第三移位暫存器且相鄰該第三移位暫存器，用以根據該第三時脈信號對該像素陣列的M列像素提供M個柵極信號；一第四移位暫存器，設置于該像素陣列的第二側，用以輸出一第四時脈信號 '及 N個第四輸出單元，耦接于該第四移位暫存器且相鄰該第四移位暫存器，用以根據該第四時脈信號對該像素陣列的N列像素提供N個柵極信號。
11.根據權利要求10所述的液晶顯示面板，其特征在于該M個第三輸出單元，包含M個第三邏輯柵，耦接于該第三移位暫存器，用以根據該第三時脈信號及各別對應的一脈波信號產生M個緩沖前的柵極信號；及M個第三緩沖器，各別耦接于對應的一第三邏輯柵，用以接收該M個緩沖前的柵極信號，提供該M個柵極信號；及該N個第四輸出單元，包含N個第四邏輯柵，耦接于該第四移位暫存器，用以根據該第四時脈信號及各別對應的一脈波信號產生N個緩沖前的柵極信號；及N個第四緩沖器，各別耦接于對應的一第四邏輯柵，用以接收該N個緩沖前的柵極信號，以提供該N個柵極信號。
12.根據權利要求9所述的液晶顯示面板，其特征在于，該第一移位暫存器包含一第一晶體管，具有一控制端用以接收一向上傳遞信號，一第一端用以接收一向上傳遞起始信號，及一第二端；一第二晶體管，具有一控制端用以接收一向下傳遞信號，一第一端耦接于該第一晶體管的第一端，及一第二端耦接于該第一晶體管的第二端；一第三晶體管，具有一控制端耦接于該第二晶體管的控制端，一第一端用以接收一向下傳遞起始信號，及一第二端耦接于該第二晶體管的第二端；一第四晶體管，具有一控制端耦接于該第一晶體管的控制端，一第一端耦接于該第三晶體管的第一端，一第二端耦接于該第三晶體管的第二端；一第五晶體管，具有一控制端耦接于該第一晶體管的第二端，一第一端耦接于該第五晶體管的控制端，及一第二端；一第六晶體管，具有一控制端耦接于該第五晶體管的控制端，一第一端耦接該第五晶體管的第二端，及一第二端；一第七晶體管，具有一控制端耦接于該第六晶體管的第二端，一第一端用以接收該第一時脈信號，及一第二端；一第八晶體管，具有一控制端耦接于該第七晶體管的控制端，一第一端耦接于該第七晶體管的第二端，及一第二端耦接于該第八晶體管的第一端；一第九晶體管，具有一控制端耦接于該第八晶體管的第二端，一第一端耦接于該第六晶體管的第一端，及一第二端耦接于該第九晶體管的控制端；一第十晶體管，具有一控制端耦接于該第九晶體管的控制端，一第一端用以接收一高電位，及一第二端；一第十一晶體管，具有一控制端耦接于該第十晶體管的控制端，一第一端耦接于該第十晶體管的第二端，及一第二端用以接收一低電位；一第十二晶體管，具有一控制端耦接于該第一晶體管的第二端，一第一端耦接于該第十晶體管的第二端，及一第二端；一第十三晶體管，具有一控制端耦接于該第十二晶體管的控制端，一第一端耦接于該第十二晶體管的第二端，及一第二端耦接于該第十一晶體管的第二端；一第十四晶體管，具有一控制端耦接于該第十二晶體管的第二端，一第一端耦接于該第六晶體管的第二端，及一第二端耦接于該第十晶體管的控制端；一第十五晶體管，具有一控制端耦接于該第十四晶體管的控制端，一第一端耦接于該第十四晶體管的第二端，及一第二端；及一第十六晶體管，具有一控制端耦接于該第十四晶體管的控制端，一第一端耦接于該第十五晶體管的第二端，及一第二端耦接于該第十一晶體管的第二端。
13.根據權利要求12所述的液晶顯示面板，其特征在于，每一第一邏輯柵包含一第十七晶體管，具有一控制端用以接收該脈波信號，一第一端耦接于該第十晶體管的第二端，及一第二端；及一第十八晶體管，具有一控制端耦接于該第十七晶體管的控制端，一第一端耦接于該第十七晶體管的第二端，及一第二端用以接收一脈波截止信號。
14.根據權利要求13所述的液晶顯示面板，其特征在于，每一第一緩沖器包含一第十九晶體管，具有一控制端耦接于該第十七晶體管的第二端，一第一端用以接收該高電位，及一第二端用以輸出該柵極信號；及一第二十晶體管，具有一控制端耦接于該第十九晶體管的控制端，一第一端耦接于該第十九晶體管的第二端，及一第二端耦接于該第十一晶體管的第二端。
全文摘要
液晶顯示面板包含像素陣列、第一移位暫存器、M個第一輸出單元、第二移位暫存器、N個第二輸出單元。該第一移位暫存器設置于該像素陣列的第一側，該M個第一輸出單元耦接于該第一移位暫存器且相鄰該第一移位暫存器，用以根據第一時脈信號對該像素陣列的M列像素提供M個柵極信號。該第二移位暫存器設置于該像素陣列的第二側，該N個第二輸出單元耦接于該第二移位暫存器且相鄰該第二移位暫存器，用以根據第二時脈信號對該像素陣列的N列像素提供N個柵極信號。M與N為正整數。
文檔編號G09G3/36GK102982779SQ20121053010
公開日2013年3月20日 申請日期2012年12月11日 優先權日2012年10月5日
發明者廖偉見, 莊銘宏 申請人:友達光電股份有限公司