Ad轉換器、ad轉換方法、ad轉換程序及控制裝置的制作方法

專利名稱：Ad轉換器、ad轉換方法、ad轉換程序及控制裝置的制作方法
技術領域：
本發明涉及AD轉換器、AD轉換方法、AD轉換程序及控制裝置。 本發明尤其涉及輸出將模擬輸入信號數字化后的數字輸出信號的AD轉換器、AD轉 換方法、AD轉換程序及控制裝置。本申請與下列美國申請有關。對于承認通過文獻引 用編入內容的指定國，通過引用而將下列申請所記載的內容編入本申請，作為本申請的 一部分。
l.美國專利申請11/520,436申請日2006年9月13日。
背景技術：
AD轉換器將模擬信號轉換成數字信號。AD轉換器可分類為以每l時鐘脈沖量化 為l位的一位方式，以及，以l時鐘脈沖量化為多位的多位方式。作為一位方式的AD轉 換器，例如公知的有逐次比較型AD轉換器(如，非專利文獻l， 2， 3)和AS型AD轉換器。 作為多位方式的AD轉換器，公知的例如有閃速AD轉換器。
非專利文獻1: Ricardo E.Suarez, Paul R.Gray and David A.Hodges, "An A11-M0S Charge-Redistribution A/D Conversion Technique ，，, IEEE International Solid-State Circuits Conference, 1974， R194-195,248
非專利文獻2: James McCreary and Paul R.Gray， "A High-Speed, All-MOS Successive-Approximation Weighted Capacitor A/D Conversion Technique", IEEE International Solid-State Circuits Conference, 1975,P.38-39，211
非專利文獻3: JAMES L.McCREARY and PAUL R.GRAY, "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques - Part 1", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.SC-10, NO.6, DECEMBER 1975， P.371-379但是，多位方式的AD轉換器比一位方式的AD轉換器的轉換時間短。但是如果要實 現多位方式的AD轉換器的高分辨率，則電路規模變大。另一方面， 一位方式的AD轉換 器比多位方式的AD轉換器的電路規模小。但是一位方式的AD轉換器如果實現某分辨率 時，因為是l位l位地轉換，所以轉換時間變長。
還有，無論多位方式的AD轉換器還是一位方式的AD轉換器，因為同樣是在實現高 分辨率時，量化寬度變窄，相對于噪聲的似然性變小，因此精度下降。為了解決該問題 而通過運算放大器放大輸入信號時，多位方式及一位方式的AD轉換器的功率消耗量增 加，其精度受運算放大器的特性所影響。

發明內容
因此，本發明的目的是提供一種能夠解決上述課題的AD轉換器、AD轉換方法、AD 轉換程序及控制裝置。該目的由權利要求中的獨立權利要求記載的技術特征的組合達 成。從屬權利要求規定了本發明的更有利的具體例子。
根據本發明的第1形態提供一種AD轉換器，輸出將模擬輸入信號數字化的數字輸出 信號，該AD轉換器具備多個比較器，其分別比較模擬輸入信號和與所指定數字閾值 數據相應的模擬閾值；高位字段確定部，其根據向多個比較器提供不同閾值數據所得到 的多個比較結果，圈定數字輸出信號中與高位字段相對應的數據值；低位字段計算部， 其使用多個比較器來計算與位于高位字段低位側的低位字段相對應的數據值的多個候 補值；低位字段確定部，其根據多個候補值來確定與低位字段相對應的數據值。
低位字段計算部優選分別使用分割了多個比較器得到的多個組并行計算與低位字 段相對應的數據值的候補值。高位字段確定部對多個比較器分別并行提供與高位字段相 對應的數據值相互不同的閾值數據，至少對生成了模擬輸入信號大于等于與該閾值數據 相應的模擬值的比較結果的最大閾值數據，和生成模擬輸入信號小于與該閾值數據相應 的模擬值的比較結果的最小閾值數據之間的數據值進行l次圈定高位字段的數據值的高 位確定過程，將高位字段的數據值確定為一個值。對將多個比較器分割成以l個為l組的多個組的每一個，低位字段計算部設定候補值 的初始值，其中將高位字段確定部所確定的數據值設為高位字段的數據值，將o設為低 位字段的數據值，對低位字段的最高位到最低位的各位，從最高位開始順序地將候補值 中的該位設為1的閾值數據提供給該組的比較器，在模擬輸入信號大于等于與閾值數據 相應的模擬閾值的情況下，將候補值的該位設為l，在小于模擬閾值的情況下，將候補 值的該位設為0，來更新候補值，將更新候補值到低位字段的最低位為止的結果所得到 的候補值，提供給低位字段確定部。
對于將多個比較器以2個為1組進行分割的多個組的每一個，低位字段計算部將與低
位字段相對應的數據值不同的閾值數據分別并行提供給多個比較器，通過對生成了模擬 輸入信號大于等于與該閾值數據相應的模擬值的比較結果的最大閾值數據，和生成模擬 輸入信號小于與該閾值數據相應的模擬值的比較結果的最小閾值數據之間的數據值進 行至少l次圈定低位字段的數據值的候補值的低位確定過程，圈定數字輸出信號的低位 字段的數據值，將低位字段的數據值確定成一個值。
對于多個候補值的每一個，低位字段計算部可以根據向多個比較器提供不同閾值 數據所得到的多個比較結果，至少進行l次圈定與低位字段相對應的數據值的低位確定 過程，將該候補值的低位字段數據值確定為一個值。
低位字段確定部可將多個候補值的平均值確定為低位字段的數據值。低位字段確定 部可將多個候補值中與多個候補值平均值之差小于等于預先指定的最大誤差值的至少
一個候補值平均值確定為低位字段的數據值。AD轉換器還具備符號確定部，其在確定 高位字段以及低位字段的數據值之前，向多個比較器中的至少一個提供用于指定模擬閾 值0的閾值數據，來確定模擬輸入信號的符號。
AD轉換器還具備位數設定部，其設定數字輸出信號的高位字段位數以及低位字段 位數。位數設定部根據已輸出樣本的數字輸出信號的低位字段的多個候補值，變更高位 字段位數以及低位字段位數。
根據本發明的第2形態，提供一種AD轉換方法，是輸出將模擬輸入信號數字化的數字輸出信號的AD轉換方法，具備以下階段高位字段確定階段，根據向分別比較模擬 輸入信號和與所指定數字閾值數據相應的模擬閾值的多個比較器提供不同閾值數據所 得到的多個比較結果，圈定數字輸出信號中與高位字段相對應的數據值；低位字段計算 階段，使用多個比較器來計算與位于高位字段低位側的低位字段相對應的數據值的多個 候補值；低位字段確定階段，根據多個候補值來確定與低位字段相對應的數據值。
根據本發明的第3形態，提供一種AD轉換程序，是通過計算機計算將模擬輸入信號 數字化的數字輸出信號的AD轉換程序，該程序使計算機具有如下部的功能高位字段 確定部，其根據向分別比較模擬輸入信號和與所指定數字閾值數據相應的模擬閾值的多 個比較器提供不同閾值數據所得到的多個比較結果，圈定數字輸出信號中與高位字段相 對應的數據值；低位字段計算部，其使用多個比較器來計算與位于高位字段低位側的低 位字段相對應的數據值的多個候補值；低位字段確定部，其根據多個候補值來確定與低 位字段相對應的數據值。
根據本發明的第4形態，提供一種AD轉換控制裝置，是控制用于輸出將模擬輸入信 號數字化的數字輸出信號的AD轉換器的控制裝置，該控制裝置具備高位字段確定部， 其根據向分別比較模擬輸入信號和與所指定數字閾值數據相應的模擬閾值的多個比較 器提供不同閾值數據所得到的多個比較結果，圈定數字輸出信號中與高位字段相對應的 數據值；
低位字段計算部，其使用多個比較器來計算與位于高位字段低位側的低位字段相對 應的數據值的多個候補值；低位字段確定部，其根據多個候補值來確定與低位字段相對 應的數據值。
以上為發明的概要，并未列舉出本發明必要的特征的全部，這些的特征群的輔助結 合也構成本發明。


圖1示出與本實施方式有關的AD轉換器10的結構。圖2示出與本實施方式有關的比較器14的結構的一個例子。 圖3示出根據與本實施方式有關的AD轉換器10所進行的模數處理的各階段。 圖4示出在高位字段確定階段(S2)中對多個比較器14執行多位轉換處理、而在低
位字段確定階段(S3)中分別對多個比較器14執行逐次比較處理的情況下，AD轉換器
IO所進行的轉換處理的一個例子。
圖5示出低位字段確定階段(S3)中的變形例。
圖6示出在高位字段確定階段(第l高位確定過程)中通過多位轉換處理轉換高位第 l位至高位第4位的4位的一個例子。
圖7示出高位字段確定階段(第2高位確定過程)中，根據多位轉換處理轉換了從高位 第5位到高位第8位的4位的一個例子。
圖8示出低位字段確定階段中，將高位第9位的1位進行多個并行逐次比較處理后轉 換的一個例子。
圖9示出在低位字段確定階段中，對高位第10位(最低有效位)的1位進行多個并行逐 次比較處理后轉換的一個例子。
圖10示出本實施方式涉及的變形例的AD轉換器10構造。
圖11示出變形例涉及的AD轉換器10通過高位字段確定部18或低位字段計算部20進 行的超范圍比較處理的一個例子。
圖12示出本發明的實施方式涉及的計算機1900硬件結構的一個例子。
具體實施例方式
下面通過發明的實施形態說明本發明，但以下實施方式不用于限定本發明的權利要 求范圍，而在實施方式中所說明的特征組合并非全部都是發明的解決手段所必須的。
圖1示出與本實施方式有關的AD(ANALOGTODIGITAL:模-數)轉換器10的結構。 AD轉換器10輸出將模擬輸入信號進行數字化的數字輸出信號。在本實施方式中，AD轉 換器10以規定的轉換周期將模擬輸入信號的電壓值VrN轉換為規定位數的數據值。
10AD轉換器10具備采樣保持部12、多個比較器14、選擇部16、高位字段確定部18、 低位字段計算部20、低位字段確定部22、存儲部24以及閾值控制部26。采樣保持部12根 據采樣保持信號對模擬輸入信號進行采樣，并保持所采樣的模擬輸入信號。作為一個例 子，采樣保持部12可以由電容器對模擬輸入信號的電壓值VjN進行采樣，將由電容器采
樣到的模擬輸入信號的電壓值V!N保持一定時間。
多個比較器14分別對由采樣保持部12所保持的模擬輸入信號和與由閾值控制部26 所指定的數字閾值數據相應的模擬閾值進行比較。作為一個例子，多個比較器14可以分 別根據位數與數字輸出信號的數據值相同(例如n位(n是大于等于2的整數。))的閾值
數據來指定閾值電壓，對所指定閾值電壓和模擬輸入信號的電壓值ViN進行比較。在這
種情況下，作為一個例子，多個比較器14可以分別具有DAC32和比較電路34。 DAC32 根據所指定的閾值數據輸出將參照信號的電壓值和地之間以大致均等間隔分割為2n階 段的多個電壓中的某一個電壓。比較電路34對由采樣保持部12所保持的模擬輸入信號的 電壓值VjN和由DAC32所輸出的閾值電壓進行比較。在本實施方式中，在生成模擬輸入 信號大于等于與閾值數據相應的模擬閾值的比較結果的情況下，比較器14輸出邏輯L
(0)，在生成模擬輸入信號小于與閾值數據相應的模擬閾值的比較結果的情況下，比較 器14輸出邏輯H (1)。
選擇部16將由多個比較器14分別輸出的多個比較結果提供給高位字段確定部18以 及低位字段計算部20。高位字段確定部18根據向多個比較器14提供不同閾值數據所得到 的多個比較結果，圈定(narrow down)與數字輸出信號中預先指定位數相當的高位字 段相對應的數據值。
低位字段計算部20使用多個比較器14計算與位于高位字段低位側的預先指定位數 相當的低位字段相對應的數據值的多個候補值。作為一個例子，低位字段計算部20可以 分別使用分割多個比較器14的多個組來并行計算與低位字段相對應的數據值的候補值。 低位字段確定部22根據多個候補值，確定與低位字段相對應的數據值。
存儲部24存儲分別由高位字段確定部18以及低位字段確定部22所確定的數字輸出信號的高位字段以及低位字段的數據值。閾值控制部26根據對高位字段確定部18以及低 位字段計算部20的控制，分別向多個比較器14輸出應指定的闞值數據。并且，閾值控制 部26輸出用于指定多個比較器14的比較時刻的選通信號、以及用于指定采樣保持部12的 模擬輸入信號的采樣時刻以及保持時刻的采樣保持信號。
以上結構的AD轉換器10在一個采樣轉換周期內進行兩個階段的轉換處理。首先， 在第1階段中，AD轉換器10根據使用多個比較器14的多位轉換處理來確定與數字輸出信 號中預先指定的位數相當的高位字段相對應的數據值。接著，在第2階段中，AD轉換器 IO通過對與位于高位字段低位側的預先指定位數相當的低位字段相對應的數據值并行 執行多個逐次比較處理來計算出多個候補值，根據這些多個候補值來確定一個數據值。
此外，高位字段只要位于相對于低位字段位置的高位即可，沒有限定于分割數字輸 出信號的全部位中的高位側字段。同樣地，低位字段只要相對高位字段位于低位即可， 沒有限定于分割數字輸出信號的全部位中的低位側字段。
圖2示出與本實施方式有關的比較器14結構的一個例子。作為一個例子，比較器14 可以具有比較電路40、采樣開關42、第l 第n電容器44-144-n、第l 第n輸入切換開關 46-l~46-n、以及第l 第n位開關48-l 48-n。此夕卜，n是閾值數據的位數(大于等于2的整 數)。
比較電路40的負輸入端子連接在地線上。在施加到正輸入端子上的電壓大于等于施 加到負輸入端子上的電壓(地電位)的情況下，比較電路40輸出邏輯H (1),在正輸入 端子的施加電壓小于施加到負輸入端子上的電壓(地電位)的情況下，比較電路40輸出 邏輯L (0)。
在由采樣保持信號指定進行采樣的情況下，采樣開關42將比較電路40的正輸入端子 連接到地上，在由采樣保持信號指定進行保持的情況下，開放比較電路40的正輸入端子 和地之間的連接。
第l 第n電容器44-l 44-n依次與n位閾值數據的各位對應。即第l電容器44-l與從低 位開始第l位(最低位)對應，第2電容器44-2與從低位開始第2位對應，第3電容器44-3與從低位開始第3位對應， ，而且第n電容器44-n與從低位開始第n位(最高位)對應。 第1電容器44-1的電容值設為規定值C，第2電容器44-2的電容值設為規定值C的2。倍(1 倍)即2、C，第3電容器44-3的電容值設為規定值C的2M咅即2、C，第4電容器44-4的電容 值設為規定值C的2^咅即22《， ，而且第n電容器44-n的電容值設為規定值C的2^倍即 2n、C。第l 第n電容器44-l 44-n—端連接到比較電路40的正輸入端子上。
第l 第n輸入切換開關46-l 46-n分別與第l 第n電容器44-l 44-n對應。在由采樣保 持信號指定進行采樣的情況下，第l 第n輸入切換開關46-l 46-n將模擬輸入信號VjN施加 到第l 第n電容器44-l 44-n中未連接到比較電路40正輸入端子上的一側端子(以下稱作 第l 第n電容器44-l 44-n的另一端)。在由采樣保持信號指定進行保持的情況下，第1~ 第n輸入切換開關46-l 46-n將參照信號VREF或者地電位施加到第l 第n電容器44-l 44-n 的另一端上。
第l 第n位開關48-148-n依次與n位閥值數據的各位對應。即第1位開關48-1與從低 位開始第l位(最低位)對應，第2位開關48-2與從低位開始第2位對應，第3位開關48-3 與從低位開始第3位對應， ，而且第n位開關48-n與從低位開始第n位(最高位)對應。 在閾值數據相對應的位是邏輯H (1)的情況下，第l 第n位開關48-l 48-n分別將參照信 號VREF施加到相對應的第l 第n電容器44-l 44-n的另一端上。在閾值數據相對應的位是 邏輯L (0)的情況下，第l 第n位開關48-l 48-n分別將地電位施加到相對應的第l 第n 電容器44-l 44-n的另一端上。
所述結構的比較器14在采樣時，第l 第n電容器44-l 44-n的一端連接到地上，另一 端上施加模擬輸入信號的電壓值ViN。因而，在采樣時，第l 第n電容器44-l 44-n能夠采
樣模擬輸入信號的電壓值V!N。
另外，這種結構的比較器14在保持時，開放第l 第n電容器44-144-n的一端和地之 間的連接，且停止向另一端施加模擬輸入信號的電壓值V!N。因而，在保持時，第l 第n 電容器44-l 44-n對比較電路40的正輸入端子施加所保持模擬輸入信號的電壓V!N的反電
壓(一ViN)。除此之外，在保持時，在閾值數據相對應的位值是邏輯H (1)的情況下，第l 第n 電容器44-l 44-n分別向另一端施加電壓VREF，在閾值數據相對應的位值是邏輯L (0)的 情況下，向另一端施加地電位。因而在保持時，第l 第n電容器44-l 44-n能夠分別將下 述式(1)所示的電壓VxH施加到比較電路40的正輸入端子上。
VTH = — VIN+ {(VREF/ 21) x (Tn) + (V謂/ 22) x (U +...
+ (VBEF/ 2"1) x (T2) + (VBEF/ 2" x (TJ) …(1)
在式(1)中，Ti表示從閾值數據低位開始第l位(最低位)的邏輯值，丁2表示從閾 值數據低位開始第2位的邏輯值， ， Tn表示從閾值數據低位開始第n位(最高位)的邏 輯值。
如果模擬輸入信號的電壓值ViN大于等于與閾值數據相應的閾值電壓(式(1)中被
括號{ }包圍的公式所表示的電壓)，則式(1)所示的電壓Vra大于等于地電位(OV)。
另外，如果模擬輸入信號的電壓值VjN小于與閾值數據相應的閾值電壓，則電壓Vra小于
地電位(OV)。
而且，比較電路40輸出表示地電位和電壓VTH比較結果的邏輯值。即式(1)的電壓
ViH大于等于地電位的情況下輸出邏輯L (0)，在式(1)的電壓ViH小于地電位的情況 下輸出邏輯H (1)。
根據這種結構的比較器14，能夠比較模擬輸入信號的電壓值V!N和與閾值數據相應
的電壓值。并且，根據這種結構的比較器14，還能夠具有采樣保持模擬輸入信號的電壓 值VjN的功能。據此，AD轉換器10也可以不具備采樣保持部12，結構變得簡單。
并且，這種結構的比較器14在以與設置采樣保持部12的情況相同的電容值進行采樣 的情況下，各個電容器14的電容值小，因此時間常數小，能夠縮短采樣時間。另外，根 據這種結構的比較器14，在各個電容器44以與采樣保持部12相同的精度對模擬輸入信號 進行采樣的情況下，使多個電容器44中所包括的噪聲平均化，因此能夠提高精度。
圖3示出根據與本實施方式有關的AD轉換器10所進行的模數處理的各階段。首先， 在采樣階段(Sl)中，AD轉換器10對模擬輸入信號進行采樣。采樣完成后，AD轉換器IO將所采樣的模擬輸入信號保持到高位字段確定階段(S2)以及低位字段確定階段(S3)
完成為止。
接著，在高位字段確定階段(S2)中，AD轉換器10通過至少進行1次根據使用多個 比較器14的多位轉換處理的數據值確定過程(高位確定過程)來確定與數字輸出信號的 高位字段相對應的數據值。接著，在低位字段確定階段(S3)中，AD轉換器10通過并 行執行多個逐次比較處理來計算出與數字輸出信號的低位字段相對應的數據值的多個 候補值，根據這些多個候補值來確定一個數據值。接著，在輸出階段(S4)中，AD轉 換器10輸出高位字段確定階段(S2)以及低位字段確定階段(S3)中所確定的數字輸出 信號的全字段的數據值。
AD轉換器10按每個轉換周期重復以上的S1 S4階段。據此，AD轉換器10能夠按每 個轉換周期輸出將模擬輸入信號轉換為數字值的數據值。此外，如果AD轉換器10能夠 在一個轉換周期內進行采樣階段(Sl)、高位字段確定階段(S2)以及低位字段確定階 段(S3),則也可以在該轉換周期后進行輸出在該轉換周期內所轉換數據值的輸出階段 (S4)。
圖4示出在高位字段確定階段(S2)中對多個比較器14執行多位轉換處理、而在低 位字段確定階段(S3)中分別對多個比較器14執行逐次比較處理的情況下，根據AD轉 換器10所進行的轉換處理的一個例子。
此外，作為一個例子，圖4示出如下情況設為a〈tXc〈cKe《(a f是大于等于l的整 數。)，在高位字段確定階段(S2)中分別確定數字輸出信號中從高位開始第a b位的數 據值(D[a:b])以及從高位開始第c d位的數據值(D[c:d])，在低位字段確定階段(S3) 中確定數字輸出信號中從高位開始第e f位的數據值(Davg[e:f])。另外，示出閾值數據 的位數是與數字輸出信號相同位數的情況。另外，在圖4中連接表示S11中閾值的刻度和 S12中的閾值的刻度之間的虛線表示是相同的閾值。在圖4中，S12和S3之間的虛線也一 樣。
高位字段確定部18在高位字段確定階段(S2)中，作為一個例子，可以通過進行多次根據使用多個比較器14的多位轉換處理的數據值確定過程(高位確定過程)，確定與 數字輸出信號的高位字段相對應的數據值。作為一個例子，如圖4所示，高位字段確定 部18可以由第1高位確定過程(S11)來確定第a b位數據值(D[a:b])，接著由第2高位確 定過程(S12)來確定第c d位數據值(D[c:d])。
在第l高位確定過程(S11)中，高位字段確定部18控制閾值控制部26，將與高位字 段對應的數據值不同閾值數據分別并行提供給多個比較器14。作為一個例子，高位字段 確定部18在第1高位確定過程(S11)中可以將第a b位數據值互為不同、其它位相同(例 如0)的閾值數據分別并行提供給多個比較器14。作為一個例子，高位字段確定部18可 以向多個比較器14分別并行提供不同闞值數據，使得從多個比較器14分別產生例如將大
于等于OV至小于等于+V咖的范圍2(b—a+1)階段大致均等分割為2(b—a+D個閾值電壓。
在第l高位確定過程(S11)中，收到閾值數據的多個比較器14分別比較模擬輸入信 號是否大于等于與所對應閾值數據相應的模擬值。高位字段確定部18根據多個比較器14 的比較結果，將高位字段的數據值圈定在生成模擬輸入信號大于等于與該閾值數據相應 的模擬值的比較結果的最大闞值數據和生成模擬輸入信號小于與該閾值數據相應的模 擬值的比較結果的最小閾值數據之間的數據值中。作為一個例子，高位字段確定部18可 以將數字輸出信號中的高位字段數據值確定為生成模擬輸入信號大于等于與該閾值數 據相應的模擬值的比較結果的最大閾值數據中的高位字段值。在本例中，高位字段確定 部18可以將數字輸出信號中的第a b位的數據值確定為生成模擬輸入信號大于等于與該 閾值數據相應的模擬值的比較結果的最大閾值數據的第a b位數據值。
接著，在第2高位確定過程(S12)中，高位字段確定部18控制閾值控制部26，將與 在該過程中應該確定的高位字段相對應的數據值互為不同、其它位相同的閾值數據分別 并行提供給多個比較器14。在這種情況下，高位字段確定部18提供到前一過程為止確定 數據值的字段值設定在該確定的數據值中的閾值數據。作為一個例子，高位字段確定部 18可以將第a b位設定為第l高位確定過程(S11)中確定的數據值、第c d位設定為不同 數據值、第e f位設定為相同的數據值(例如O)的閾值數據，分別并行提供給多個比較器14。
作為一個例子，高位字段確定部18可以分別向多個比較器14并行提供不同闞值數 據，使得發生將在前一過程中生成模擬輸入信號大于等于與該閾值數據相應的模擬值的 比較結果的最大閾值數據相對應的閾值電壓以上、在前一過程中生成模擬輸入信號小于 該閾值數據相應的模擬值的比較結果的最小閾值數據相對應的閾值電壓以下的范圍大
致均等地進行2("+D分割的2(d—e+D個閾值電壓。
在第2高位確定過程(S12)中，收到閾值數據的多個比較器14分別比較模擬輸入信 號是否大于等于與所對應的閾值數據相應的模擬值。高位字段確定部18根據多個比較器 14的比較結果，將在該過程中應該確定的高位字段的數據值圈定在生成模擬輸入信號大 于等于與該閾值數據相應的模擬值的比較結果的最大閾值數據，和生成模擬輸入信號小 于與該閾值數據相應的模擬值的比較結果的最小閾值數據之間的數據值中。作為一個例 子，高位字段確定部18可以將數字輸出信號中的高位字段的數據值確定為生成模擬輸入 信號大于等于與該閾值數據相應的模擬值的比較結果的最大閾值數據中的高位字段值。
在本例中，高位字段確定部18可以將數字輸出信號中的第c d位的數據值確定為生成模 擬輸入信號大于等于與該閾值數據相應的模擬值的比較結果的最大閾值數據的第c d位 的數據值。
如以上所述，高位字段確定部18在高位字段確定階段(S2)中，至少進行l次根據 多位轉換處理的數據值確定過程(高位確定過程)，將與高位字段相對應的數據值確定 為一個值。
此外，在多位轉換處理中，高位字段確定部18例如可以以每個轉換周期變更所發生 的多個閾值數據和提供該多個閾值數據的多個比較器14之間的對應關系。作為一個例 子，高位字段確定部18可以根據隨機數來變更多個閾值數據和多個比較器14之間的對應 關系。據此，通過AD轉換器10使多個比較器14之間的精度散差被平均化，因此能夠降 低噪聲。
當高位字段確定階段(S2)完成時，接著低位字段計算部20以及低位字段確定部22在低位字段確定階段(S3)中，通過對與數字輸出信號的低位字段相對應的數據值并行 執行多個逐次比較處理來計算出多個候補值，根據這些多個候補值來確定一個數據值。 在低位字段確定階段(S3)中，低位字段計算部20控制閾值控制部26，分別對將多 個比較器14以1個為組進行分割的多個組，使用多個比較器14由逐次比較處理來計算出 與低位字段相對應的數據值的多個候補值。即低位字段計算部20使多個比較器14分別進 行與逐次比較處理相對應的動作，并行地計算出與低位字段相對應的值。由此，低位字 段計算部20能夠得到由逐次比較處理計算的多個候補值。在本例中，低位字段計算部20 可以使多個比較器14分別進行與逐次比較處理相對應的動作，計算出第e f位的多個候 補值。
而且，低位字段確定部22根據由低位字段計算部20計算的多個候補值，確定與低位 字段相對應的數據值。作為一個例子，低位字段確定部22可以將多個候補值的平均值確 定為低位字段的數據值。此外，作為一個例子，低位字段確定部22可以將多個候補值中 與多個候補值平均值之差小于等于預先指定的最大誤差值的至少一個候補值的平均值 確定為低位字段的數據值。由此，根據低位字段確定部22,能夠進行精度高的AD轉換。 另外，低位字段確定部22也可以將多個候補值平均值小數點以下的值確定為數字輸出信 號中比該低位字段更低位的數據值。
作為一個例子，低位字段計算部20可以使用比較器14如下地進行逐次比較處理。
首先，低位字段計算部20將在高位字段確定階段(S2)中高位字段確定部18所確定 的數據值設定為高位字段的數據值，將O為低位字段數據值的候補值的初始值設定為闌 值數據。此外，除此之外，低位字段計算部20也可以將高位字段確定部18所確定的數據 值設為高位字段的數據值，將l設為低位字段數據值的候補值的初始值設定為閾值數據。
接著，低位字段計算部20對低位字段的最高位至最低位的各位，從最高位開始順序 地將候補值中的該位設為1的閾值數據提供給該組的比較器14。即低位字段計算部20從 初始值狀態將低位字段中的最高位至最低位從最高位開始順序地設為1的候補值作為閾 值數據分別并行提供給多個比較器14,使多個比較器14分別比較模擬輸入信號和與所提供閾值數據相應的模擬值。
除此之外，在設定了以l為低位字段數據值的候補值的初始值的情況下，低位字段 計算部20可以對低位字段的最高位至最低位的各位，從最高位開始順序地將候補值中的 該位設為0的閾值數據提供給該組的比較器14。即低位字段計算部20可以從初始值的狀 態將低位字段中的最高位到最低位從最高位開始順序地設為O的候補值作為閾值數據分 別并行提供給多個比較器14，使多個比較器14分別比較模擬輸入信號和與所提供閾值數 據相應的模擬值。
并且，低位字段計算部20對低位字段的最高位至最低位的各位，根據比較器14的比 較結果，在模擬輸入信號大于等于與閾值數據相應的模擬閾值的情況下將候補值的該位 設為l，在小于模擬閾值的情況下將候補值的該位設為O，并更新候補值。即低位字段計 算部20對多個比較器14的每個，在從低位字段的最高位開始順序地設為l的各時刻中， 在模擬輸入信號是與閾值數據相應的模擬閾值的情況下，將在該時刻中設為l的候補值 的位更新為l，在模擬輸入信號小于與閾值數據相應的模擬閾值的情況下，將在該時刻 中設為1的候補值的位更新為0。
除此之外，在設定了以l為低位字段數據值的候補值初始值的情況下，低位字段計 算部20在模擬輸入信號大于與閾值數據相應的模擬閾值的情況下將候補值的該位設為 1，在小于等于模擬閾值的情況下將候補值的該位設為O，并更新候補值。即低位字段計 算部20可以對多個比較器14的每個，在從低位字段最高位開始順序地設為O的各時刻中， 在模擬輸入信號大于與閾值數據相應的模擬閾值的情況下將在該時刻中設為O的候補值 的位更新為l，在模擬輸入信號小于等于與閾值數據相應的模擬閾值的情況下，將在該 時刻中設為O的候補值的位更新為O。
如以上所述，低位字段計算部20使候補值從初始值(全部位是O)狀態從高位開始 順序地改變為l,且根據比較結果依次更新候補值中設為l的位的值，因此能夠從高位開 始對每l位逐次進行模數轉換。
接著，低位字段計算部20將候補值更新到低位字段最低位為止的結果所得到的候補值提供給低位字段確定部22。如以上所述，在低位字段確定階段(S3)中，低位字段計 算部20能夠通過并行的逐次比較處理來確定與低位字段相對應的多個候補值。
此外，作為一個例子，低位字段計算部20也可以在時間方向上進一步多次進行并行 的逐次比較處理。即低位字段計算部20也可以進行m次(m是大于等于l的整數。)通過 逐次比較處理來計算出多個候補值的處理。而且，低位字段確定部22可以根據由低位字 段計算部20計算出的多個候補值，確定與低位字段相對應的數據值。作為一個例子，低 位字段確定部22可以將多個候補值的平均值確定為低位字段的數據值。
圖5示出低位字段確定階段(S3)中的變形例。在低位字段確定階段(S3)中，低 位字段計算部20可以替代圖4所示的處理，對如圖5所示將多個比較器14以2個以上為1組 進行分割的多個組分別執行組合多位轉換以及逐次比較處理的處理。例如，低位字段計 算部20可以將16個比較器14以2個為1組進行分割，對包括4個比較器14的每組執行組合 多位轉換以及逐次比較處理的處理。
即低位字段計算部20如下地進行多位轉換以及逐次比較處理。
低位字段計算部20分別對多個組將與低位字段相對應的數據值不同閾值數據分別 并行提供給多個比較器14。提供閾值數據的各組內的多個比較器14分別比較模擬輸入信
號是否大于等于與所對應閾值數據相應的模擬值。
低位字段計算部20根據各組的多個比較器14的各個比較結果，分別對各組至少執行
l次低位確定過程，該低位確定過程是將低位字段數據值的候補值圈定在生成模擬輸入 信號大于等于與該閾值數據相應的模擬值的比較結果的最大閾值數據，和生成模擬輸入
信號小于與該閾值數據相應的模擬值的比較結果的最小閾值數據之間的數據值中。例
如，低位字段計算部20可以通過重復2次低位確定過程來生成4位的候補值，該低位確定
過程是使用4個比較器14將模擬輸入信號圈定在2位值中。
通過進行這種處理，低位字段計算部20能夠對將多個比較器14以2個以上為1組進行 分割的多個組，計算出多個與低位字段相對應的數據值的候補值。
另外，低位字段計算部20可以代替圖4所示的處理，例如通過連續多次執行與高位字段確定階段中所進行的處理相同的使用全部多個比較器14的多位轉換處理，來取得多 個候補值。即低位字段計算部20可以在時間方向上進行多次低位確定過程來生成多個候 補值，該低位確定過程是根據向多個比較器14提供不同閾值數據所得到的多個比較結果
來計算出一個候補值的。
并且，低位字段計算部20可以分別對多個候補值，根據向多個比較器14提供不同閾 值數據所得到的多個比較結果，至少進行l次圈定與低位字段相對應的數據值的低位確 定過程，將候補值的低位字段的數據值確定為一個值。作為一個例子，低位字段計算部 20將低位字段內的位字段進一步分為高位和低位，對高位以及低位分別進行使用全部多 個比較器14的多位轉換處理。而且，低位字段計算部20可以在時間方向上進行多次該處 理，計算出多個候補值。
圖6 圖9，表示通過在高位字段確定階段(S2)中進行2次的高位確定過程(4位的多位 轉換處理的轉換)，在低位字段確定階段(S3)中，進行由2位的逐次比較處理的多個轉換， 輸出合計10位的數字輸出信號時的轉換處理的一個例子。另外，在本例中，AD轉換器 10，具有包括DAC32及比較電路34的16個比較器14。
圖6表示在高位字段確定階段(第1高位確定過程)中，通過多位轉換處理轉換了從高 位第1位到高位第4位的4位的一個例子。在高位字段確定階段的第l高位確定過程中，高 位字段確定部18，分別向對應的DAC32供給將高位第1位到高位第4位設定成從0000到 llll的各值、將高位第5位到高位第10位設定成0的16個閾值數據。這樣，高位字段確定 部18，能夠讓16個DAC32發生將從0V到VREF之間分割成16個階段的各階段的閾值電壓。
16個比較電路34，比較閾值電壓和模擬輸入信號的電壓值ViN，分別輸出比較結果。 根據該結果，選擇部16個比較電路34，當模擬輸入信號的電壓值ViN大于等于閾值電壓 時，輸出L邏輯(O)，當模擬輸入信號的電壓值VjN達不到閾值電壓時，輸出H邏輯(l)。高 位字段確定部18，將產生了從在模擬輸入信號大于等于對應閾值數據的模擬值的比較結 果(L邏輯(O))的最大的閾值數據中的高位第1位至高位第4位的數據值確定為輸出值的 高位第1位至高位第4位的數據值。在為本例中，高位字段確定部18，確定1101為從高位第1位至高位第4位的數據值。
圖7表示在高位字段確定階段(第2高位確定過程)中，通過多位轉換處理轉換了從高 位第5位到高位第8位的4位的一個例子。在高位字段確定階段的第2高位確定過程中，高 位字段確定部18，分別將高位第1位到高位第4位設定成在前過程中確定的數據值(本例 中為IIOI)，高位第5位到高位第8位設定成從0000到1111的各值，從高位第9位到高位第 10位設定成0的16個閾值數據，供給對應的DAC32。
這樣，高位字段確定部18，能夠使16個DAC32產生分割為16階段的各階段的閾值電 壓，該16階段的閾值電壓，是將在前過程中生成的模擬輸入信號大于等于閾值數據對應 的模擬值的比較結果的最大的閾值數據對應的閾值電壓，和在前過程中生成的模擬輸入 信號不足于閾值數據對應的模擬值的比較結果的最小的閾值數據對應的閾值電壓之間， 分割成了16個階段的閾值電壓。
16個比較電路34，比較閾值電壓和模擬輸入信號的電壓值ViN,各自輸出比較結果。 高位字段確定部18，將產生了在模擬輸入信號大于等于閾值數據對應的模擬值的比較結 果(L邏輯(0))最大的閾值數據中的從高位第5位至高位第8位的數據值確定為輸出值的高 位第5位至高位第8位的數據值。在本例中，高位字段確定部18，確定0001為從高位第5 位至高位第8位的數據值。
圖8表示在低位字段確定階段中將高位第9位的1位進行多次并行逐次比較處理后轉 換的一個例子。在低位字段確定階段中，低位字段計算部20分別將從高位第1位到高位 第8位，設定為在高位字段確定階段中確定的數據值(本例中11010001)，高位第9位被設 定為l，高位第10位被設定為0的閾值數據，供給16個DAC32。
這樣，低位字段計算部20能分別使16個DAC32發生臨界電壓，該臨界電壓，是將在 高位字段確定階段中生成了模擬輸入信號是大于等于閾值數據對應的模擬值的比較結 果的最大的閾值數據對應的閾值電壓，和在高位字段確定階段中產生了模擬輸入信號不 足閾值數據應對的模擬值的比較結果的最低的閾值數據所對應的閾值電壓之間進行2分 割時的臨界電壓。16個比較電路34，比較閾值電壓和模擬輸入信號的電壓值VjN，各自輸出比較結果 (即，第9位的候選值)。在這里，16個比較電路34，理想的應該是輸出同樣的比較結果, 不過，因為在轉換中包含噪聲所以比較結果上產生了散差。在本例中，16個比較電路34 里面的14個，輸出模擬輸入信號大于等于閾值數據對應的模擬值的比較結果(L邏輯(O))， 16個比較電路34其中2個，輸出模擬輸入信號低于閾值數據對應的模擬值的比較結果(H 邏輯(l))。
低位字段確定部22，將從16個比較電路34輸出的比較結果(即，第9位的候選衝相加。 在本例中，低位字段確定部22，因為是將14個L邏輯(0)與2個H邏輯(1)加在一起，所以作 為相加結果能夠得到OOIO。
圖9，表示在低位字段確定階段中，將高位第10位(最低有效位)的1位進行多個并行 逐次比較處理后轉換的一個例子。在低位字段確定階段中，低位字段計算部20，分別向 16個DAC32供給高位第1位到高位第8位，設定為在高位字段確定階段中確定的數據值 (本例中11010001),通過高位第9位對應的比較電路34設定比較結果，高位第10位設定成 l的閾值數據。
因此，低位字段計算部20，能夠分別使16個DAC32在高位字段確定階段中生成模擬 輸入信號是大于等于閾值數據對應的模擬值的比較結果的最大的閾值數據對應的閾值 電壓和，在高位字段確定階段中產生了模擬輸入信號不足閾值數據應對的模擬值的比較 結果的最低的閾值數據所對應的閾值電壓之間，進行4分割時的，1/4或3/4位置的臨界電 壓。低位字段計算部20，能夠使相對于高位第9位的比較結果為H邏輯(1)的DAC32，發 生3/4位置的臨界電壓，使相對于高位第9位的比較結果為L邏輯(0)的DAC32發生l/4位置 的臨界電壓。
16個比較電路34，比較閾值電壓和模擬輸入信號的電壓值ViN,各自輸出比較結果 (即，第10位的候選值)。在本例中，16個比較電路34的其中3個，輸出模擬輸入信號大于 等于閾值數據對應的模擬值的比較結果(L邏輯(O))， 16個比較電路34的其中13個，輸出 是模擬輸入信號不足閾值數據對應的模擬值的比較結果(H邏斷l))。低位字段確定部22,將被16個比較電路34輸出的比較結果(即，第10位的候選值)相 加。在從本例中，低位字段確定部22，因為將3個L邏輯(0)和13個H邏輯(1)加在一起，因 此，作為相加結果而得到1101。
并且，低位字段確定部22，將第9位的比較結果的相加值做1位大小的左移后的值(2 倍的值)和第10位的比較結果的相加值進行合計，并將合計后的結果用比較電路34的個 數(16)平均。g卩，低位字段確定部22，算出低位字段(低位數2位)的多個候選值的平均值。 并且，低位字段確定部22，作為低位字段的數據值求出平均值。在本例中，高位字段確 定部18，確定01作為從高位第9位到高位第10位的數據值。
以上的處理的結果，AD轉換器10能夠輸出10位的輸出值(本例中1101000101)。另夕卜， 低位字段確定部22，作為一個例子，作為低位字段的數據值可以確定將四舍五入或舍去 多個候選值的平均值的小數點以下的值后的數值。替換該方法，低位字段確定部22,還 可以確定多個候選值的平均值的小數點以下的值，作為位于數字輸出信號中的相應的低 位字段的低位的數據值。
圖10，表示本實施方式的變形例涉及的AD轉換器10構迤。
因為變形例涉及的AD轉換器IO，與對圖1所示的本實施方式涉及的AD轉換器10大 體上采用同樣的構造及功能，因此，與圖l所示的部件大體上相同的部件，在圖10中賦 予同樣的符號，并省略其相關說明。
變形例涉及的AD轉換器IO，還具有參考信號發生部60和符號確定部62。參考信號 發生部60，發生向比較器14內的DAC32供給的參考信號。參考信號發生部60，作為一個
例子，可以發生正參考信號(VREF)和負參考信號(一VREF)。
符號確定部62，在確定高位字段及低位字段的數據值之前，對多個比較器14中的至 少1個提供指定模擬閾值0的閾值數據，來確定模擬輸入信號的符號。作為一個例子，符 號確定部62，可以通過多個并行執行逐次比較處理，算出多個候選值，按照這些多個候 選值，確定模擬輸入信號的符號。更具體地說，符號確定部62，可以控制閾值控制部26， 向多個比較器14供給與接地電位對應的閾值數據，取得多個比較結果。并且，符號確定部62，可以按照多個比較結果，確定模擬輸入信號的符號。作為一個例子，低位字段確 定部22，可以平均比較結果后確定符號。這樣，根據變形例涉及的AD轉換器IO，能精 密度很好地確定符號。
并且，作為一個例子，符號確定部62，可以在所確定的符號是加的情況，在確定高
位字段及低位字段的數據值的時候，使參考信號發生部60發生正的參考信號(VREF)，所
確定的符號是負的時候，在確定高位字段及低位字段的數據值的過程中，使參考信號發
生部60發生負的參考信號(一VREF)。
其次，作為一個例子，符號確定部62,還可以在從參考信號發生部60發生正的基準
電壓(VRE!O以及負的基準電壓(一VREF)時，通過與表示符號的位連續逐次比較包含去除了
表示符號的位的最高位的字段，來求出數據值。這樣，根據變形例涉及的AD轉換器IO， 能高效率地進行轉換處理。
另外，本實施方式的變形例涉及的AD轉換器IO，還可以具有用于設定高位字段的 位數及低位字段的位數的位數設定部。作為一個例子，位數設定部，可以測量多個比較 器14的誤差，設定與測出的誤差對應的位數。即，位數設定部，在多個比較器14具有的 誤差更大的情況下，可以依照高位字段的位數變得更少，低位字段的位數變多的參數， 變更位數。通過這樣的AD轉換器IO，能在多個比較器14具有的誤差小的時候，更高速 執行轉換處理，同時，能在多個比較器14具有的誤差大的時候，執行更準確的轉換處理。
同時，作為一個例子，位數設定部，還可以根據從外部賦予的值來設定位數。另外， 位數設定部還可以在出廠等時候，按照預先被存入存儲器等的值設定位數。
并且，作為一個例子，位數設定部在已經被輸出了采樣的數字輸出信號的低位字段 確定階段中，根據從多個比較器14輸出的多個候選值算出多個比較器14具有的誤差。并 且，位數設定部可以按照計算出的誤差，修改高位字段的位數及低位字段的位數。
例如，位數設定部，首先，將高位字段的位數及低位字段的位數設定成預設的初始 值。然后，位數設定部，以后，可以順次修改高位字段的位數及低位字段的位數，以便 多個比較器14具有的誤差更接近于預設的值。圖ll，表示變形例涉及的AD轉換器10的高位字段確定部18以及低位字段計算部20 的超范圍比較處理的一個例子。高位字段確定部18，可以在第2次以后的高位確定過程 中，進行超范圍比較處理。同時，低位字段計算部20也同樣，可以進行超范圍比較處理。
如果進行超范圍比較處理，則高位字段確定部18及低位字段計算部20，將供給多個 比較器14的多個閾值數據的最大值，設定成比上限臨界值還大，將供給多個比較器14的 多個閾值數據的最小值設定成比下限臨界值還小。
在這里，上限臨界值是為了計算出數據值或者候選值，將比字段(目標字段)還高位 的字段設定成已經被求出的數據值，目標字段以下的字段的值被設定為最大值的數字輸 出數據。即，上限臨界值，是到前一個過程為止被設定為所圈定的數據值(又候選值)的 范圍內的最大值的數字輸出數據。同時，下限臨界值是比目標字段還高位的字段被設成 已經被求出的數據值，目標字段以下的字段的值被設定成最小值的數字輸出數據。艮P, 下限臨界值，是被設定成到前一過程為止，被圈定的數據值(或候選值)的范圍內的最小 值的數字輸出數據。
例如，如圖11所示，如果是根據超范圍比較處理算出6位里面的低位數2位，且，高 位4位被確定為0111，那么，上限臨界值成為Olllll，下限臨界值成為OlllOO。并且，高 位字段確定部18及低位字段計算部20，可以將提供給多個比較器14的多個閾值數據的最 大值作為比上限臨界值(011111)還大的值(本例為100001)，將多個閾值數據的最小值作為 比下限臨界值(011100)還小的值(本例為011010)。
多個比較器14，比較這樣的多個閾值數據所對應的模擬值和模擬輸入信號。并且， 高位字段確定部18及低位字段計算部20，在比較結果為模擬輸入信號是大于等于比上限 臨界值還大的閾值數據對應的模擬值時，按照該比較結果，在求出目標字段的數據值或 候選值的同時，修正比該目標字段還高位的已經被確定的數據值。同樣，高位字段確定 部18及低位字段計算部20，在比較結果是模擬輸入信號是小于比下限臨界值小的閾值數 據對應的模擬值B寸，按照該比較結果，計算出目標字段的數據值或候選值的同時，修正 比該目標字段還高位的已經被確定的數據值。例如，即使確定6位中的高位4位是0111，當比較結果顯示模擬輸入信號大于等于比 上限臨界值還大的閾值數據(例如100000)對應的模擬值時，作為比較結果，高位字段確 定部18及低位字段計算部20,在確定目標字段的低位數2位的數據值(例如00)的同時，將 己經求出的高位4位的數據值修正成新值(例如1000)。
如上所述，高位字段確定部18及低位字段計算部20，通過進行超范圍比較處理，能 夠修正在高位字段中產生的錯誤，從而得以輸出精密度更好的數字輸出信號。另外，高 位字段確定部18及低位字段計算部20，可以將供給多個比較器14的多個閾值數據的最大 值，加大為比上限臨界值還大，而不將多個閾值數據的最小值縮小為比下限臨界值還小。 同時，高位字段確定部18及低位字段計算部20，可以不將供給多個比較器14的多個閾值 數據的最大值設定成比上限臨界值還大，而將多個閾值數據的最小值縮小到比下限臨界 值還小。
圖12，是本實施方式涉及的計算機1900硬件結構的一個例子。本實施方式涉及的計 算機1900具有通過主控制器2082被相互連接的中央處理裝置2000、 RAM (直接存取存儲 器)2020、圖形控制器2075和顯示設備2080的中央處理裝置外設部；和被輸入輸出控制 器2084連接到主控制器2082上的具有通信接口2030、硬磁盤機2040和CD-ROM驅動器 2060的輸入輸出部；和被輸入輸出控制器2084連接的具有ROM2010、軟盤驅動器2050 和I/O芯片2070的傳統輸入輸出部。
主控制器2082連接RAM2020和以高傳輸速率訪問RAM2020的中央處理裝置2000及 圖形控制器2075。中央處理裝置2000依照ROM2010及RAM2020存儲的程序工作，進行 各部的控制。圖形控制器2075取得中央處理裝置2000等在RAM2020里面設置了的幀緩沖 器上生成的圖像數據，在顯示設備2080上顯示。替換這種方法，可以在圖形控制器2075 的內部包含用于存儲中央處理裝置2000等發生的圖像數據的幀緩沖器。
輸入輸出控制器2084連接主控制器2082和作為比較快速的輸入輸出裝置的通信接 口2030、硬磁盤機2040、 CD-ROM驅動器2060。通信接口2030，借助網絡與其他的設備 通信。硬磁盤機2040存儲計算機1900內的中央處理裝置2000使用的程序及數據。CD-ROM驅動器2060從光盤2095讀出程序或數據，借助RAM2020提供給硬磁盤機2040。
另外，輸入輸出控制器2084，連接ROM2010、軟盤機2050和I/O芯片2070比較低速 的輸入輸出裝置。ROM2010,存儲計算機1900起動的時候執行的開機程序，或依存于計 算機l卯O硬件的程序等。軟盤驅動器2050從軟盤2090讀出程序或數據，借助RAM2020 提供給硬磁盤機2040。 1/0芯片2070，例如借助軟盤驅動器2050，并行口、串行口、鍵 盤口、鼠標口等連接各種輸入輸出裝置。
借助RAM2020提供給硬磁盤機2040的程序，保存在軟盤2090、光盤2095、或集成電 路卡等的記錄介質上，由使用者提供。從記錄介質讀出程序借助RAM2020被安裝到計算 機1900里面的硬磁盤機2040上，在中央處理裝置2000中被執行。
被安裝到計算機1卯0，使計算機1900具有作為AD轉換器10控制裝置功能的程序包 括高位字段確定模塊、低位字段計算模塊、低位字段確定模塊和存儲模塊。這些程序 或模塊，驅動CPU2000等，使計算機1900分別具有作為高位字段確定部18，低位字段計 算部20，低位字段確定部22及存儲部24的功能。
以上所示的程序或模塊，可以存儲在外部的存儲介質內。作為存儲介質，除了軟盤 2090,光盤2095以外，還能使用DVD和CD等的光學記錄介質、MO等的光磁性記錄介質、 磁帶介質、集成電路卡等的半導體存儲器等。另外，被專用通信網絡和互聯網連接的服 務器系統上設置的硬磁盤或作為記錄介質使用的RAM等的存儲器，也可以借助網絡向計 算機1卯0提供程序。
以上用實施例說明了本發明。不過，本發明的技術的范圍不局限于上述實施例記載 的范圍。本領域人員明白，對上述實施例能夠實施多種多樣的變形和改善。根據權利要 求范圍的記載可以明確，這樣的變形和改善的實施形態也包含在本發明的技術范圍中。
從上述敘述可知，根據本實施方式，能夠實現電路規模小、且可進行高速工作的、 精密度好的AD轉換的AD轉換器、AD轉換方法、AD轉換程序及控制裝置。
權利要求
1.一種AD轉換器，輸出將模擬輸入信號數字化的數字輸出信號，其特征在于，該AD轉換器具備多個比較器，其分別比較前述模擬輸入信號和與所指定數字閾值數據相應的模擬閾值；高位字段確定部，其根據向前述多個比較器提供不同閾值數據所得到的多個比較結果，圈定前述數字輸出信號中與高位字段相對應的數據值；低位字段計算部，其使用前述多個比較器來計算與位于前述高位字段低位側的低位字段相對應的數據值的多個候補值；低位字段確定部，其根據前述多個候補值來確定與前述低位字段相對應的數據值。
2. 根據權利要求1所述的AD轉換器，其特征在于，前述低位字段計算部分別 使用將前述多個比較器進行分割的多個組來并行計算與前述低位字段相對應的數 據值的候補值。
3. 根據權利要求2所述的AD轉換器，其特征在于，前述高位字段確定部，將 與前述高位字段相對應的數據值相互不同的閾值數據分別并行提供給前述多個比 較器，通過對生成了前述模擬輸入信號大于等于與該閾值數據對應的模擬值的比較 結果的最大前述閾值數據，和生成了前述模擬輸入信號小于與相應的閾值數據對應 的模擬值的比較結果的最小前述閾值數據之間的數據值至少進行l次圈定前述高位 字段的數據值的高位確定過程，將前述高位字段的數據值確定為一個值。
4. 根據權利要求3所述的AD轉換器，其特征在于，前述低位字段計算部對將 前述多個比較器以l個為l組進行分割的多個組分別設定前述候補值的初始值，其中 將前述高位字段確定部所確定的數據值設為前述高位字段的數據值，將0設為前述低位字段的數據值；對前述低位字段的最高位到最低位的各位，從最高位開始順序地將前述候補值 中的該位設為l的前述閾值數據提供給該組的前述比較器，在前述模擬輸入信號大 于等于與前述閾值數據相應的前述模擬閾值的情況下，將前述候補值的該位設為l， 在小于前述模擬閾值的情況下，將前述候補值的該位設為0，來更新前述候補值；將更新前述候補值到前述低位字段的最低位為止的結果所得到的前述候補值， 提供給前述低位字段確定部。
5. 根據權利要求3所述的AD轉換器，其特征在于，對將前述多個比較器以2個 為l組進行分割得到的多個組的每一個，前述低位字段計算部將與前述低位字段相 對應的數據值不同的閾值數據分別并行提供給前述多個比較器，通過對生成了前述 模擬輸入信號大于等于與相應的閾值數據相對應的模擬值的比較結果的最大前述 閾值數據，和生成了前述模擬輸入信號小于與相應的閾值數據相對應的模擬值的比 較結果的最小前述閥值數據之間的數據值至少進行l次圈定前述低位字段數據值的 候補值的低位確定過程，圈定前述數字輸出信號的前述低位字段的數據值，來將前 述低位字段的數據值確定為一個值。
6. 根據權利要求1所述的AD轉換器，其特征在于，對前述多個候補值的每一個，前述低位字段計算部，根據向前述多個比較器提供不同閾值數據所得到的多個 比較結果，通過至少進行l次圈定與前述低位字段相對應的數據值的低位確定過程， 將該候補值的前述低位字段數據值確定為一個值。
7. 根據權利要求2或6所述的AD轉換器，其特征在于，前述低位字段確定部將 前述多個候補值的平均值確定為前述低位字段的數據值。
8. 根據權利要求7所述的AD轉換器，其特征在于，前述低位字段確定部將前 述多個候補值中與前述多個候補值平均值之差小于等于預先指定的最大誤差值的 至少一個候補值的平均值確定為前述低位字段的數據值。
9. 根據權利要求1所述的AD轉換器，其特征在于，該AD轉換器還具備符號確 定部，其在確定前述高位字段以及前述低位字段的數據值之前，向前述多個比較器 中的至少一個提供用于指定模擬閾值O的前述閾值數據，來確定前述模擬輸入信號 的符號。
10. 根據權利要求1所述的AD轉換器，其特征在于，該AD轉換器還具備位數 設定部，其設定前述數字輸出信號的高位字段位數以及低位字段位數。
11. 根據權利要求10所述的AD轉換器，其特征在于，前述位數設定部根據己 輸出采樣的前述數字輸出信號的前述低位字段的多個候補值，變更前述高位字段位 數以及前述低位字段位數。
12. —種AD轉換方法，是輸出將模擬輸入信號數字化的數字輸出信號的AD轉 換方法，其特征在于，該AD轉換方法具備如下階段 高位字段確定階段，其根據向分別比較前述模擬輸入信號、和與所指定數字閾 值數據相應的模擬閾值的多個比較器提供不同閾值數據所得到的多個比較結果，圈 定前述數字輸出信號中與高位字段相對應的數據值；低位字段計算階段，其使用前述多個比較器來計算與位于前述高位字段低位側 的低位字段相對應的數據值的多個候補值；低位字段確定階段，其根據前述多個候補值來確定與前述低位字段相對應的數 據值。
13. —種AD轉換程序，是通過計算機計算將模擬輸入信號數字化的數字輸出 信號的AD轉換程序，其特征在于，該程序使前述計算機具有如下各部的功能-高位字段確定部，其根據向分別比較前述模擬輸入信號和與所指定數字閾值數 據相應的模擬閾值的多個比較器提供不同閾值數據所得到的多個比較結果，圈定前 述數字輸出信號中與高位字段相對應的數據值；低位字段計算部，其使用前述多個比較器來計算與位于前述高位字段低位側的 低位字段相對應的數據值的多個候補值；低位字段確定部，其根據前述多個候補值來確定與前述低位字段相對應的數據值。
14. 一種AD轉換控制裝置，是控制用于輸出將模擬輸入信號數字化的數字輸 出信號的AD轉換器，其特征在于，該控制裝置具備高位字段確定部，其根據向分別比較前述模擬輸入信號、和與所指定數字閾值 數據相應的模擬閾值的多個比較器提供不同閾值數據所得到的多個比較結果，圈定 前述數字輸出信號中與高位字段相對應的數據值；低位字段計算部，其使用前述多個比較器來計算與位于前述高位字段低位側的 低位字段相對應的數據值的多個候補值；低位字段確定部，其根據前述多個候補值來確定與前述低位字段相對應的數據值。
全文摘要
本發明提供一種AD轉換器(10)，用于輸出將模擬輸入信號(V_IN)數字化后的數字輸出信號，其具有多個比較器(14)，其分別比較模擬輸入信號(V_IN)和被指定的數字的閾值數據相應的模擬閾值；高位字段確定部(18)，其根據向前述多個比較器(14)提供不同閾值數據所得到的多個比較結果，圈定前述數字輸出信號中與高位字段相對應的數據值；低位字段計算部(20)，其使用前述多個比較器來計算與位于前述高位字段低位側的低位字段相對應的數據值的多個候補值；低位字段確定部(22)，其根據前述多個候補值來確定與前述低位字段相對應的數據值。
文檔編號C07K1/22GK101553985SQ20078003404
公開日2009年10月7日 申請日期2007年9月4日 優先權日2006年9月13日
發明者倉持泰秀, 松澤昭 申請人:愛德萬測試株式會社;國立大學法人東京工業大學