專利名稱：一種能提高測量相位的響應速度的電路的制作方法
技術領域：
本實用新型屬于測量儀器領域，涉及一種能提高測量相位的響應 速度的電路。
背聚技術目前測量相位方法由以下幾個步驟實現(見圖1):
1，有兩路同頻的正弦波(圖la， lb)，其中一路(圖lb)比另一路(圖la)滯 后時間t 。通過高放大倍數的通道先將它們分別整形成方波(圖lc， ld)，在 整形的過程中應確保過零點在時間軸上的位置不變；
2，上述的兩路方波同時輸入鑒相器后，鑒相器輸出反映相位差的鑒相脈沖(圖 le),鑒相脈沖的上升沿與方波lc的上升沿相符，鑒相脈沖的下降沿與方波ld 的上升沿相符。鑒相脈沖的寬度為t,鑒相脈沖的周期為T,鑒相脈沖的高電平 為正基準電壓值Vr，鑒相脈沖的低電平為零電壓。被測的相位差與鑒相脈沖的 占空比t/ T成正比 相位差-360X t + T。
3, 由于在音頻范圍t和T都是很小的量(頻率在lMHz時周期T僅為lnS,對 應1°的t僅為0.0028nS。即使在lkHz時周期T僅為lmS,對應1°的t僅為 2.8^S)。因此不可能用填充時鐘脈沖的方法來測量。目前通常都采用低通濾波器 得到鑒相脈沖的平均值Vr X t + T。顯然，該直流成分與被測的相位差成 正比。用數字電壓表測量該平均值，選擇適當的權重，數字電壓表即可直接顯
示相位讀數o
4, 由于音頻的低端，頻率已低到lHz，所以低通濾波器必須具有極大的時間常 數才能在音頻的低端獲得較理想的直流成分，數字電壓表才能測量得到穩定的讀數。但低通濾波器的時間常數很大后，濾得的直流成分也將有很長的建立時
間，由此產生了測量相位存在很慢的響應時間的問題。例如當被測相位差由90 度突然改變為零度時，原先儲存在濾波電容中的電荷不會突變，而是緩慢釋放。 相應于此相位計的讀數并不由090.00突然改變為000.00,而是由090.00逐漸 減小，最后到達000.00的讀數，這往往需要幾秒鐘的時間。
發明內容本實用新型的目的是提高測量相位的響應速度。圖2畫出了本實 用新型的方框圖，圖3是時間關系圖。
本實用新型由"多周期同步閘門發生器和控制電路"、模擬開關K、積分 器、比較器、時鐘、閘門l、閘門2、計數器l、計數器2、微處理器、通道l、 通道2和鑒相器組成。"多周期同步閘門發生器和控制電路"的輸出端連接模擬 開關K的控制端，模擬開關K的三個輸入端分別連接鑒相脈沖、負基準電壓-Vr 和積分器的輸出端，模擬開關K的輸出端連接積分器的輸入端，積分器的輸出 端還連接比較器的反相輸入端，比較器的同相輸入端接地，比較器的輸出端連 接"多周期同步閘門發生器和控制電路"的輸入端。
多周期同步閘門發生器產生與被測信號同步的閘門信號，它產生的閘門信 號的寬度總是被測信號周期的整數倍，即閘門信號的寬度T1是被測信號周期T 的整數N倍，Tl= NT。并且它能根據被測信號的頻率自動選擇周期的個數，頻 率低時自動選擇較少周期個數(至少一個)，頻率高時自動選擇較多周期個數， 總使得T1的寬度都在一個事先選定的時間寬度(例如100mS)附近。
圖2中的積分器實現了多周期同步閘門信號期間N個鑒相脈沖(圖3a)的 寬度的模擬相加。平時積分器的輸入開關K處于位置3，反饋電路使積分電容 放電，積分器輸出電壓為零。每次測量開始后多周期同步閘門發生器產生同步閘門T1 (圖3b) ，T1期間開關K處于位置1，鑒相脈沖(圖3a)輸入積分器。 積分器開始負向積分，積分器的輸出電壓如圖3d所示，多周期同步閘門結束后 控制電路使開關處于位置2，負基準電壓-Vr輸入積分器。積分器開始正向積分。 經T2時間后積分器輸出電壓達到零值，并被比較器檢出，比較器通知控制電路， T2脈沖結束，使開關又處于位置3， 一次測量結束。由圖3d可見只要正負基準 電壓的絕對值相等，T2脈沖的寬度正好等于多周期同步閘門期間N個鑒相脈沖 的寬度的模擬相加，T2-Nt。雖然被測信號的頻率很髙時，鑒相脈沖的寬度很小， 但是由于N很大，T2仍然很大。例如當被測信號的頻率為lMHz時，周期為1^, 對應1°的t僅為0.0028^S。如果參考門信號的寬度大約為100mS, N大約等于 10萬，T2大約等于280^。借助積分器的模擬相加的作用，不論被測信號的頻 率為何，都可以得到足夠寬的Tl和T2脈沖，可以采用填充計數的方法測量相 位差。
圖4畫出了計數器的電路圖。 一個公共的時鐘同時向兩個計數器提供時鐘 脈沖，時鐘脈沖的周期為tc 。 Tl期間閘門1打開，計數器1對時鐘脈沖計數得 到讀數N1， NlXtc-Tl。 T2期間閘門2打開，計數器2對時鐘脈沖計數得到讀 數N2， N2Xtc-T2。將N1和N2輸入微處理器并做以下運算即可得到相位差的 讀數。
相位差0 = 360乂1+ T-360XN2+N1 本實用新型的有益效果是不論被測相位的大小每次測量結束時積分器輸
出電壓都返回零值。因此，每次測量都不會影響下一次測量，從而保證了盡量
快的響應速度。
圖1是鑒相脈沖產生的時間關系圖。
圖2是積分器實現鑒相脈沖寬度模擬相加的方框圖。
圖3是積分器實現鑒相脈沖寬度模擬相加的時間關系圖。
圖4是兩個計數器和微處理器的原理圖。
圖5是本實用新型的一個具體的實現電路。
具體實施方式
圖5中詳細畫出了多周期同步閘門信號發生器、積分器和微 處理器的原理圖。
多周期同步閘門信號發生器由D型觸發器Ql和Q2組成。觸發器Ql的D 輸入端接地，觸發器Q2的D輸入端連接觸發器Ql的Ql輸出端，通道2的輸 出端連接觸發器Ql和Q2的時鐘輸入端，觸發器Ql的置1端SD連接微處理器 的輸出端2。 D型觸發器Ql和D型觸發器Q2連接成移位寄存器。兩路正弦信 號分別通過通道1和通道2被整形成方波，兩路方波輸入鑒相器得到鑒相脈沖。 同時通道2輸出的方波又作為時鐘脈沖驅動移位寄存器Ql和Q2。由于第一級寄 存器Ql的輸入端D接地，在時鐘脈沖正跳變驅動下Ql和Q2都將處于零狀態。 Al為積分器，A2為零比較器。場效應管K1、 K2和K3為模擬開關，任何時候三 個開關中只有一個接通。CPU輸出的TTL信號需經FET驅動電路才能控制模擬開 關的通斷。
每次測量開始前CPU的輸出端1輸出復位信號使模擬開關K3導通，積分電 容上的電荷經電阻Rl全部放完，積分器Al輸出零電壓。測量開始后CPU的輸 出端2輸出寬度約為lOOmS的參考門信號，參考門信號為負脈沖。參考門信號 使移位寄存器的第一級Ql強迫置1,在時鐘脈沖正跳變驅動下Q2也將處于1狀 態。參考門信號結束后第一個來到的時鐘脈沖正跳變將使Ql復原為0，第二個來到的時鐘脈沖正跳變將使Q2復原為0， Q2輸出一個完全與被測信號同步的正 脈沖T1，它的寬度是被測信號周期T的整數倍T1-NT, Tl即是多周期同步閘門 信號。它的寬度比參考門信號稍大，從而實現了N的自動選擇。在T1期間模擬 開關Kl導通，積分器對鑒相脈沖積分。Tl結束時Tl的負跳變使JK觸發器置1， 輸出T2脈沖使模擬開關K2導通，積分器對負基準電壓-VR進行反向積分，當積 分器的輸出電壓達到零電壓,比較器A2的輸出電壓發生負跳變使JK觸發器置0， T2脈沖結束，同時通知CPU使其輸出復位信號使模擬開關K3導通，積分器復原， —次測量結束。T1和T2的寬度由CPU內部的計數器測量得到數字量，通過CPU 的運算即可得到相位差的讀數。
每次測量結束時，積分電容上的電荷全部放完。因此前一次測量不會影響下 一次測量，從而提高了測量相位的響應速度。
權利要求1，一種能提高測量相位的響應速度的電路，由“多周期同步閘門發生器和控制電路”、模擬開關K、積分器、比較器、時鐘、閘門1、閘門2、計數器1、計數器2、微處理器、通道1、通道2和鑒相器組成，其特征在于“多周期同步閘門發生器和控制電路”的輸出端連接模擬開關K的控制端，模擬開關K的三個輸入端分別連接鑒相脈沖、負基準電壓-Vr和積分器的輸出端，模擬開關K的輸出端連接積分器的輸入端，積分器的輸出端還連接比較器的反相輸入端，比較器的同相輸入端接地，比較器的輸出端連接“多周期同步閘門發生器和控制電路”的輸入端。
2,根據權利要求1所述的能提高測i相位的響應速度的電路，其特征在于 多周期同步閘門發生器由D型觸發器Ql和Q2組成，觸發器Ql的D輸入端接 地，觸發器Q2的D輸入端連接觸發器Ql的Ql輸出端，通道2的輸出端連接 觸發器Ql和Q2的時鐘輸入端，觸發器Ql的置1端SD連接微處理器的輸出端
專利摘要本實用新型涉及一種能提高測量相位的響應速度的電路。由“多周期同步閘門發生器和控制電路”、模擬開關K、積分器、比較器、時鐘、閘門1、閘門2、計數器1、計數器2、微處理器、通道1、通道2和鑒相器組成，不論被測相位的大小，每次測量結束時積分器輸出電壓都返回零值。因此，每次測量都不會影響下一次測量，從而保證了盡量快的響應速度。
文檔編號G01H17/00GK201145613SQ20072009612
公開日2008年11月5日 申請日期2007年5月28日 優先權日2007年5月28日
發明者顧慰君 申請人:天津市微儀電子儀器科技有限公司