集成電路及半導體模塊的制作方法

1.本發明涉及集成電路及半導體模塊。


背景技術：

2.利用半導體帶隙電壓的基準電壓電路已為公眾所知(例如參照專利文獻1)。現有技術文獻專利文獻
3.專利文獻1：日本專利特開2005-202704號公報


技術實現要素：

發明所要解決的技術問題
4.在包含雙極晶體管的帶隙型基準電壓電路中，當雙極晶體管溫度升高時，覆蓋集電極端子的n阱區與基板之間有時會產生漏電流。因此，從基準電壓電路的基板輸出的電流會增大，從基準電壓電路輸出的電壓有時也會上升。
5.本發明是鑒于上述以往的問題而提出的，其目的在于提供一種即使在高溫下也能夠使基準電壓電路的輸出穩定的集成電路。用于解決技術問題的技術手段
6.為了解決上述問題，在本發明的第一方面中，提供一種集成電路，其包括施加電源電壓的電源線、電連接到所述電源線的恒定電流源、以及電連接到所述恒定電流源的基準電壓電路。
7.在本發明的第二方面中，提供一種包括所述集成電路的半導體模塊。發明效果
8.能提供一種即使在高溫下也能夠使基準電壓電路的輸出穩定的集成電路。
9.另外，上述發明內容并不是對本發明的所有必要特征進行列舉。此外，這些特征組的子組合也可以構成發明。
附圖說明
10.圖1表示半導體模塊10的結構的一個示例。圖2表示電壓生成電路40a的電路圖的一個示例。圖3表示基準電壓電路53的電路圖的一個示例。圖4表示基準電壓電路53的雙極晶體管87中的漏電流發生的概念圖的一個示例。圖5表示電壓生成電路40a中的電流和電壓的溫度變化的示意圖的一個示例。圖6表示比較例的電壓生成電路110的電路圖的一個示例。圖7表示電壓生成電路110中的電流和電壓的溫度變化的示意圖的一個示例。圖8表示電壓生成電路40a的電流im和電壓生成電路110的電流ibg的溫度變化的示意圖的一個示例。
圖9a表示電壓生成電路40c的電路圖的一個示例。圖9b表示電壓生成電路40d的電路圖的一個示例。圖10a表示電壓生成電路40e的電路圖的一個示例。圖10b表示電壓生成電路40f的電路圖的一個示例。圖10c表示電壓生成電路40g的電路圖的一個示例。
具體實施方式
11.[相關申請的相互參照]該申請基于2021年5月14日提交的日本專利申請、特愿2021-082486要求優先權，并援引其內容。
[0012]
以下通過發明的實施方式對本發明進行說明，但以下的實施方式并不用于對權利要求所涉及的發明進行限定。此外，實施方式中所說明的特征的組合并不全是發明的解決手段所必需的。
[0013]
在本說明書中，使用術語“電連接”和“連接”，在沒有特別指定的情況下，“連接”是指“電連接”。
[0014]
＝＝＝實施例＝＝＝《《半導體模塊10的結構例》圖1表示半導體模塊10的結構的一個示例。半導體模塊10是用于基于設置在外部的微機(未圖示)發出的指示來驅動負載11的模塊。
[0015]
半導體模塊10使用設置在外部的電源12作為主電源。電源12將電壓hv施加到半導體模塊10。半導體模塊10構成為包括半導體芯片20a、20b、電源21a、21b和集成電路22a、22b。
[0016]
這里，構成半導體模塊10的芯片等中，半導體芯片20a、電源21a和集成電路22a設置在低電平側，半導體芯片20b、電源21b和集成電路22b設置在高電平側。另外，本實施方式中，低電平側電路的結構和高電平側電路的結構相同，因此，下文以低電平側電路為中心進行說明。
[0017]
負載11例如是電動機線圈，通過從設置在半導體芯片20a、20b之間的觸點所在的節點輸出的電壓vout進行驅動。
[0018]
半導體芯片20a包括驅動負載11的開關元件和測溫元件。本實施方式的半導體芯片20a包括igbt(insulated gate bipolar transistor：絕緣柵型雙極晶體管)30a作為開關元件，包括igbt30a用的二極管31a作為測溫元件。
[0019]
但設置在半導體芯片20a中的開關元件并不限于igbt30a，開關元件也可以是mos晶體管或雙極晶體管。半導體芯片20a還可以包括用于將負載電流流轉到igbt 30a的二極管。
[0020]
電源21a是針對集成電路22a的電源，向電源線l1a施加電源電壓vcc1。另外，本實施方式的電源21a由設置在半導體模塊10內部的電源電路(未圖示出)生成，但是例如也可以從外部提供。
[0021]
集成電路22a是低耐壓集成電路(lvic：low voltage integrated circuit：低壓集成電路)，是基于從微機(未圖示)輸入的信號lin，向igbt 30a的柵電極輸出驅動信號lo
來控制igbt 30a的電路。集成電路22a具備電壓生成電路40a、溫度檢測電路41a和控制電路42a。
[0022]
本實施方式的電壓生成電路40a是基于電源線l1a的電源電壓vcc1生成基準電壓vref1的電路。
[0023]
溫度檢測電路41a向二極管31a提供規定電流，并且基于二極管31a的正向電壓，向控制電路42a輸出與igbt30a的溫度相應的溫度傳感信號tsns 1。
[0024]
控制電路42a基于從微機(未圖示)輸入的信號lin、基準電壓vref1和溫度傳感信號tsns 1，控制igbt30a的動作。
[0025]
具體地，控制電路42a基于信號lin控制igbt 30的開關。控制電路42a還基于基準電壓vref1和溫度傳感信號tsns1，檢測半導體芯片20a的過熱。在檢測到半導體芯片20a過熱的情況下，控制電路42a例如通過使igbt30a截止，對igbt30a進行過熱保護。
[0026]
作為高電平側的對應結構，半導體芯片20b具備igbt30b和二極管31b，電源21b向電源線l1b施加電源電壓vcc2。集成電路22b具備電壓生成電路40b、溫度檢測電路41b和控制電路42b。
[0027]
電壓生成電路40b與電壓生成電路40a同樣，向控制電路42b提供基準電壓vref2，溫度檢測電路41b與溫度檢測電路41a同樣，基于二極管31b的正向電壓，向控制電路42b輸出與igbt30b的溫度相應的溫度傳感信號tsns2。控制電路42b基于從微機(未圖示)輸入的信號hin、基準電壓vref2和溫度傳感信號tsns2，控制igbt30b的動作。控制電路42b具備將基準電壓為gnd的信號hin轉換為基準電壓為vout的信號的電平轉換電路。
[0028]
由此，電壓生成電路40b和溫度檢測電路41b分別具有與電壓生成電路40a和溫度檢測電路41a相同的功能和結構。因此，下文中，對高電平側的包括電壓生成電路40b、溫度檢測電路41b和控制電路42b的集成電路22b省略說明。
[0029]
＜＜電壓生成電路40a的結構例＞＞圖2表示電壓生成電路40a的電路圖的一個示例。電壓生成電路40a是生成溫度補償后的規定電平的基準電壓vref1的電路。本實施方式的電壓生成電路40a包括偏置電流源50a、電流鏡電路51、電阻52和基準電壓電路53。
[0030]
偏置電流源50a是生成規定的偏置電流ibias的電路。本實施方式的偏置電流源50包括柵極端子和源極端子進行二極管連接的耗盡型mos晶體管61。
[0031]
這里，偏置電流源50a由單個元件，即耗盡型mos晶體管61構成。因此，通過使用本實施方式的偏置電流源50a，電壓生成電路40a的電路尺寸減小。
[0032]
電流鏡電路51是基于偏置電流ibias向基準電壓電路53提供恒定電流的電流im的電路。電流鏡電路51電連接到被施加電源電壓vcc1的電源線l1a。本實施方式的電流鏡電路51由流過偏置電流ibias的mos晶體管70和mos晶體管71構成。另外，本實施方式的mos晶體管70、71是pmos晶體管。
[0033]
在mos晶體管70中，柵極端子和源極端子進行二極管連接。mos晶體管70、71各自的柵極端子彼此電連接。因此，基于流過mos晶體管70的偏置電流ibias從mos晶體管71提供電流im。
[0034]
電阻52從電流鏡電路51的電流im生成用于使基準電壓電路53動作的電壓vdd1。電阻52的一端電連接到電流鏡電路51，另一端電連接到基準電壓電路53。
[0035]
基準電壓電路53是基于輸入的電流im和電壓vdd1輸出在其他電路中使用的基準電壓vref1的電路。另外，在后面詳細闡述，在本實施方式的基準電壓電路53中，與輸出基準電壓vref1的節點不同的節點接地。因此，當在基準電壓電路53中沒有產生漏電流時，電流ibg變為電流im。
[0036]
另外，本實施方式的電流鏡電路51相當于“恒定電流源”，電流im相當于“第一電流”。另外，mos晶體管70相當于“第一mos晶體管”，mos晶體管71相當于“第二mos晶體管”。另外，電阻52相當于“第一電阻”。
[0037]
這里，以設為電源電壓vcc1、電源線l1a、電源基準電壓gnd、以及輸出的基準電壓vref1的低電平側的電壓生成電路40a為例進行了說明。高電平側的電壓生成電路40b也具有相同的結構，在該情況下，成為替換為電源電壓vcc2、電源線l1b、電源基準電壓vout、以及輸出的基準電壓vref2的結構。
[0038]
＜＜基準電壓電路53的結構例＞＞圖3表示基準電壓電路53的電路圖的一個示例。本實施方式的基準電壓電路53包括mos晶體管81～84、電阻85和雙極晶體管86、87。即，本實施方式的基準電壓電路53是包括雙極元件的帶隙型電路。另外，本實施方式的mos晶體管81、82是pmos晶體管，mos晶體管83、84是nmos晶體管。
[0039]
在mos晶體管82、83中，柵極端子和源極端子進行二極管連接。mos晶體管81、82構成p溝道的電流鏡電路，mos晶體管83、84構成n溝道的電流鏡電路。
[0040]
若電流im從電流鏡電路51提供給進行二極管連接的mos晶體管82，則mos晶體管81導通。由此，mos晶體管81基于mos晶體管82中流過的電流輸出電流。結果是，mos晶體管81、82分別向mos晶體管83、84提供電流。
[0041]
此外，若電流被提供給進行二極管連接的mos晶體管83，則mos晶體管84導通。由此，mos晶體管84基于mos晶體管83中流過的電流輸出電流。結果是，mos晶體管83向雙極晶體管86提供電流，mos晶體管84向電阻85提供電流。
[0042]
本實施方式中，mos晶體管81、82的尺寸相等，mos晶體管83、84的尺寸相等。因此，來自由mos晶體管83、84構成的電流鏡電路的輸出電流相等。
[0043]
因此，從電流鏡電路51向mos晶體管81、83提供電流im，mos晶體管81、83視為構成向雙極晶體管86提供電流的電流源88。本實施方式的電流源88相當于“第一電流源”。
[0044]
同樣，從電流鏡電路51向mos晶體管82、84提供電流im，mos晶體管82、84視為構成向電阻85提供電流的電流源89。此外，電流源89與電流源88并聯電連接。本實施方式的電流源89相當于“第二電流源”。
[0045]
這里，電流源88、89與基于偏置電流ibias生成電流im的電流鏡電路51那樣的“恒定電流源”不同，電流源88、89是輸出電流的大小根據施加到電流源88、89的電源電壓vdd1的電平而變化的電流源。即，在本說明書中，“電流源”提供電流，但是與“恒定電流源”的不同之處在于，所提供的電流的大小不是恒定電流。
[0046]
電阻85的一端連接到mos晶體管84的輸出，另一端連接到雙極晶體管87的集電極端子。從mos晶體管84向電阻85提供電流，并且電阻85電連接到雙極晶體管87。
[0047]
雙極晶體管86、87各自的基極端子電連接到各自的集電極端子，雙極晶體管86、87各自的發射極端子接地。
[0048]
雙極晶體管86、87形成各自的基極-發射極間電壓不同的結構。具體而言，本實施方式的雙極晶體管86由單一的雙極晶體管構成，但在雙極晶體管87側并聯連接多個雙極晶體管。因此，雙極晶體管86的基極-發射極間電壓大于雙極晶體管87的基極-發射極間電壓。雙極晶體管86、87的基極-發射極間電壓均具有正的溫度系數。
[0049]
另外，在本實施方式中，由于來自電流源88、89的電流相等，因此mos晶體管83、84各自的源極端子的電壓也相等。因此，電阻85中產生與雙極晶體管86的基極-發射極間電壓和雙極晶體管87的基極-發射極間電壓之差相應且溫度系數為負的電壓。
[0050]
結果是，mos晶體管84和電阻85連接的節點處產生具有正的溫度系數的雙極晶體管87的基極-發射極間電壓加上具有負的溫度系數的電阻85的兩端間電壓后得到的電壓作為基準電壓vref1。另外，在本實施方式中，為了使基準電壓vref1的溫度系數為零，例如調整電阻85的電阻值和雙極晶體管87的個數。由此，從基準電壓電路53提供溫度補償后的基準電壓vref1。
[0051]
本實施方式的電阻85相當于“第二電流源”。另外，雙極晶體管86相當于“第一雙極晶體管”，雙極晶體管87相當于“第二雙極晶體管”。
[0052]
如上所述，本實施方式的基準電壓電路53能夠輸出溫度補償后的基準電壓vref1。但是，若溫度升高，則從雙極晶體管86、87產生漏電流，基準電壓vref1有時會根據溫度而較大變動。以下，對雙極晶體管86、87中產生的漏電流進行說明。
[0053]
＜＜在雙極晶體管中產生的漏電流＞＞圖4表示基準電壓電路53的雙極晶體管87中的漏電流發生的概念圖的一個示例。本實施方式中，在半導體內部，在基板91中設有n阱區92，在n阱區92中設有用于使各端子發揮功能的摻雜擴散區域，從而形成雙極晶體管87。本實施方式中，基板91是p-型的導電型。
[0054]
在n阱區92中的設有集電極端子96的區域周圍設有n+集電極區域93，在設有基極端子97的區域周圍設有p+基極區域94。而且，在p+基極區域94中，在設有發射極端子98的區域周圍設有n+發射極區域95。
[0055]
在標注了各導電型的區域中，“+”表示摻雜濃度比沒有標“+”的區域的要高，
“?”
表示摻雜濃度比沒有標
“?”
的區域要低。
[0056]
在這樣的雙極晶體管87中，基板91和n阱區92之間的pn結部分的表面積大。而且，當半導體元件溫度升高時，pn結部分的表面積越大，則產生漏電流的可能性越大。因此，在使用雙極元件的帶隙型基準電壓電路53中，減小漏電流是有效的。
[0057]
在雙極晶體管87中，通過減小從集電極端子96流入雙極晶體管的電流，即使在高溫下也能抑制漏電流。因此，通過減小輸入到基準電壓電路53的電流im并且降低電壓vdd1來抑制漏電流。
[0058]
另外，由于本實施方式的偏置電流源50a和電流鏡電路51不包括雙極元件，因此電壓生成電路40a構成為不容易從基準電壓電路53以外的電路產生漏電流。
[0059]
另外，在對基準電壓電路53中的雙極元件的漏電流的機制進行說明時，以雙極晶體管87為例進行了說明，但雙極晶體管86也會基于相同的機制而可能產生漏電流。由此，本實施方式中的“漏電流”例如是從形成雙極晶體管時的n阱區92流向基板91的電流。
[0060]
＜＜實施例的電壓生成電路40a中的電流和電壓值的溫度變化＞＞圖5表示電壓生成電路40a中的電流值和電壓值的溫度變化的示意圖的一個示例。
在本實施方式中，示出了在改變基準電壓電路53的溫度t[℃]的情況下，電源電壓vcc1、電流ibg、電流im以及基準電壓vref1之間的關系。
[0061]
電流ibg是從基準電壓電路53流到接地的電流。由于雙極晶體管87的基板91接地，因此在從圖4中所說明的基板91流到接地的漏電流變大的情況下，電流ibg變大。
[0062]
另外，雙極晶體管86的基板也接地，即使在雙極晶體管86中的漏電流增大的情況下，電流ibg也增大。
[0063]
溫度閾值tth是從基準電壓電路53的雙極元件流向接地的漏電流產生的溫度。這里，在本實施方式中，“漏電流產生”是指例如在形成雙極晶體管時的從n阱區92流向基板91的電流(以下稱為電流ix)的值是規定溫度(例如，25℃)時的電流ix的規定倍(例如，5倍)。
[0064]
在本實施方式中，漏電流產生的溫度閾值tth為100℃，但是根據雙極晶體管的結構、基板91和n阱區92的摻雜濃度而變化。因此，溫度閾值tth可以不是100℃，而是例如120℃等其他溫度。
[0065]
在電壓生成電路40a中，基于偏置電流ibias的較小的恒定電流im從電流鏡電路51提供給基準電壓電路53。由此，即使在超過溫度閾值tth的溫度范圍內，來自基準電壓電路53的漏電流也被抑制，并且電流ibg與電流im大致相同。在溫度達到從基準電壓電路53流向接地的漏電流產生的規定溫度tth以上的情況下，確定電流im使得電流ibg被限制為電流im的值。
[0066]
即使溫度超過溫度閾值tth，電流ibg的值也與電流im大致相同。結果，流過電阻85的電流大致恒定而與溫度無關。因此，即使在基準電壓電路53發生溫度變化的情況下，從基準電壓電路53生成的基準電壓vref1也大致恒定。
[0067]
在本實施方式中，電阻52設置在電流鏡電路51和基準電壓電路53之間。因此，提供給基準電壓電路53的電壓vdd1低于未設置電阻52的情況。由此，基準電壓電路53內的各節點處的電壓降低，施加到雙極晶體管86、87的集電極端子的電壓也降低。
[0068]
若施加到雙極晶體管86、87的集電極端子的電壓變小，則漏電流也變小。因此，在本實施方式中，能通過降低作為基準電壓電路53的電源提供的電壓vdd1來進一步減小漏電流。由此，能生成以高精度進行溫度補償后的基準電壓vref1。
[0069]
＝＝＝比較例＝＝＝＜＜比較例的電壓生成電路110＞＞圖6示出了比較例的電壓生成電路110的電路圖的一個示例。在下文中，主要描述電壓生成電路110與電壓生成電路40a的不同之處。
[0070]
比較例的電壓生成電路110不包括電流鏡電路51和電阻52。即，比較例的電壓生成電路110的基準電壓電路53直接電連接到提供電源電壓vcc1的電源線l1a。
[0071]
電流icc1從電源線l1a提供給基準電壓電路53。電流icc1相當于“第二電流”。
[0072]
圖7示出了電壓生成電路110中的電流和電壓的溫度變化的示意圖的一個示例。示出使基準電壓電路53的溫度t[℃]變化時的電源電壓vcc1、電流ibg、來自電源線l1a的電流icc1和基準電壓vref1。
[0073]
在電壓生成電路110中，在超過溫度閾值tth的溫度范圍內，從設置在基準電壓電路53中的雙極元件產生漏電流。由此，從基準電壓電路53朝接地方向流動的電流ibg增大。
[0074]
在電壓生成電路110中沒有設置用于限制電流icc1增大的機構。因此，若產生電流
ibg，則從電源線l1a提供給基準電壓電路53的電流icc1也增大。在超過溫度閾值tth的溫度范圍中的規定溫度下，電流icc1的電流值大于電壓生成電路40a中的電流im的電流值。
[0075]
在電壓生成電路110中，隨著由溫度上升引起的電流ibg的增大，從基準電壓電路53生成的基準電壓vref1也上升。另一方面，與電壓生成電路110相比較，圖2的電壓生成電路40a能夠提供溫度依賴性更小的基準電壓vref1。
[0076]
＜＜＜實施例中的im與比較例中的ibg的關系＞＞＞圖8示出電壓生成電路40a的電流im和電壓生成電路110的電流ibg的溫度變化的示意圖的一個示例。在圖中，用實線表示電壓生成電路40a的電流im的推移，用點劃線表示示出電壓生成電路110的電流ibg的推移的線。
[0077]
在電壓生成電路110中，由于漏電流的產生，在超過溫度閾值tth的溫度范圍內,電流ibg也增大。另一方面，在電壓生成電路40a中，即使在超過溫度閾值tth的范圍內，電流ibg也被電流im限制。
[0078]
本實施方式的電壓生成電路40a的電流im是足夠用于基準電壓電路53的動作的電流。然而，如果電流im的值過大，則例如，當電流ibg在溫度閾值tth以上的溫度下增加時，將無法限制電流ibg。
[0079]
因此，在本實施方式中，例如，確定電流im的電流值，使得溫度閾值tth處的電壓生成電路110的ibg的電流值變為電流im的電流值。通過以這種方式設定電流im的值，能可靠地防止基準電壓電路53中的漏電流變大。
[0080]
＝＝＝實施例的變形型＝＝＝＜＜電壓生成電路40c的結構＞＞圖9a示出電壓生成電路40c的電路圖的一個示例。以下主要描述電壓生成電路40c與電壓生成電路40a的不同之處。電壓生成電路40c的偏置電流源50b包括齊納二極管62、電阻63和mos晶體管64。
[0081]
串聯連接的齊納二極管62和電阻63設置在被施加電源電壓vcc1的線l1a和接地之間。這里，由于電源電壓vcc1高于齊納二極管62的齊納電壓，因此mos晶體管64的柵極電壓變為齊納電壓。
[0082]
通過設置這樣的齊納二極管62，即使在電源電壓vcc1變動的情況下，也能夠對mos晶體管64的柵極端子施加穩定的電壓。
[0083]
電阻63對從電源電壓vcc1提供到齊納二極管62的電流進行調整。電阻63電連接在mos晶體管64的柵極端子和電源線l1a之間。
[0084]
mos晶體管64基于從齊納二極管62生成的電壓在漏極-源極之間生成偏置電流ibias。另外，由于從齊納二極管62向mos晶體管64施加穩定的齊納電壓，因此從mos晶體管64輸出的偏置電流ibias穩定。
[0085]
本實施方式的齊納二極管62是“第二齊納二極管”的一個示例，而mos晶體管64是“第三mos晶體管”的一個示例。
[0086]
＜＜電壓生成電路40d的結構＞＞圖9b示出電壓生成電路40d的電路圖的一個示例。以下主要描述電壓生成電路40d與電壓生成電路40a的不同之處。電壓生成電路40d的偏置電流源50c還包括進行二極管連接的耗盡型mos晶體管61、齊納二極管62、電阻63和mos晶體管64。
[0087]
與圖9a的情況同樣，串聯連接的齊納二極管62和電阻63設置在施加了電源電壓vcc1的線l1a與接地之間。因此，齊納電壓被施加到mos晶體管64。
[0088]
耗盡型mos晶體管61進行二極管連接，因此用作為使mos晶體管64的漏極-源極之間的電流的大小成為期望的偏置電流ibias的元件。
[0089]
另外，在本實施方式中，耗盡型mos晶體管61和mos晶體管64作為所謂的源極跟隨器而進行動作。因此，對應于齊納電壓的電壓被施加到耗盡型mos晶體管61的漏極。因此，即使電源電壓vcc1的電平高的情況下，也能生成穩定的偏置電流ibias。
[0090]
本實施方式的齊納二極管62是“第二齊納二極管”的另一示例，而mos晶體管64是“第三mos晶體管”的另一示例。
[0091]
＜＜電壓生成電路40e的結構＞＞圖10a示出電壓生成電路40e的電路圖的一個示例。以下主要描述電壓生成電路40e與電壓生成電路40a的不同之處。電壓生成電路40e包括二極管54以代替電阻52。
[0092]
二極管54的陽極連接到電流鏡電路51，陰極連接到基準電壓電路53。若電流鏡電路51的mos晶體管71中的漏極-源極間的電壓降設為vds，則通過從電源電壓vcc1減去電壓vds而獲得的差分vcc1-vds被施加到二極管54的陽極。
[0093]
從二極管54的陰極輸出與vcc1-vds相比低了正向電壓(這里為0.7v)的電壓vdd2(＝vcc1-vds-0.7[v])。即使在這種情況下，恒定電流im和用于使基準電壓電路53動作的電壓vdd2也被提供給基準電壓電路53。因此，本實施方式的電壓生成電路40e也能改善基準電壓電路53的溫度特性。
[0094]
＜＜電壓生成電路40f的結構＞＞圖10b示出電壓生成電路40f的電路圖的一個示例。以下主要描述電壓生成電路40f與電壓生成電路40a的不同之處。電壓生成電路40f不包括電阻52而包括齊納二極管55。
[0095]
在本實施方式中，齊納二極管55的陰極連接到電流鏡電路51，并且陽極接地，使得基準電壓電路53和齊納二極管55并聯連接。因此，齊納二極管55的齊納電壓vdd3被提供給基準電壓電路53。
[0096]
在這樣的電壓生成電路40f中，能在向基準電壓電路53提供恒定電流的同時，降低使基準電壓電路53動作的電壓。因此，在本實施方式中，即使在溫度發生變化的情況下，也能夠使來自基準電壓電路53的基準電壓vref1穩定。
[0097]
在本實施方式中，電壓生成電路40f也是向基準電壓電路53輸入作為恒定電流的電流im和作為恒定電壓的電壓vdd3的電路，基準電壓電路53的溫度特性穩定。本實施方式的齊納二極管55相當于“第一齊納二極管”。
[0098]
＜＜電壓生成電路40g的結構＞＞圖10c示出電壓生成電路40g的電路圖的一個示例。以下主要描述電壓生成電路40g與電壓生成電路40a的不同之處。
[0099]
在電壓生成電路40g中，基準電壓電路53與電流鏡電路51的輸出中來自mos晶體管71的輸出直接電連接。
[0100]
即使在不設置電阻52的情況下，從電流鏡電路51到基準電壓電路53的電流im也被限制，因此電壓生成電路40g的基準電壓vref1的溫度變化小于電壓生成電路110的基準電壓vref1的溫度變化。即，與圖6的電壓生成電路110相比，本實施方式的電壓生成電路40g改
善了溫度特性。
[0101]
此外，由于電流鏡電路51具有內部電阻，因此能通過適當地設定電流鏡電路51的內部電阻來降低從電流鏡電路51輸出的電壓vm。因此，如果在能調整內部電阻的情況下，則根據本實施方式也能發揮與設置電阻52的情況相同的效果。
[0102]
＝＝＝總結＝＝＝以上說明了本實施方式的半導體模塊10。例如，如圖1所示，半導體模塊10的集成電路22a包括電壓生成電路40a，該電壓生成電路40a電連接至被施加電源電壓vcc1的電源線l1a。
[0103]
例如，如圖2所示，在電壓生成電路40a中，電流鏡電路51向基準電壓電路53提供恒定電流。由此，集成電路22a的電壓生成電路40a以較小的電路結構，即使在從基準電壓電路53輸出的vref1的電壓值為高溫時也能夠穩定，能夠改善基準電壓電路53的溫度特性。
[0104]
例如，如圖2所示，電壓生成電路40a可以包括電阻52，該電阻52向基準電壓電路53提供電壓vdd1。由此，集成電路22a的電壓生成電路40a的輸入到基準電壓電路53的電壓vdd1也變為低電壓，從而能夠進一步改善基準電壓電路53的溫度特性。
[0105]
例如，如圖10a所示，電壓生成電路40a可以包括二極管54，該二極管54向基準電壓電路53提供電壓vdd2。由此，集成電路22a的電壓生成電路40a將超過正向電壓的電壓施加到二極管54，從而電壓生成電路40a能改善基準電壓電路53的溫度特性。
[0106]
例如，如圖10b所示，電壓生成電路40a可以包括齊納二極管55，該齊納二極管55向基準電壓電路53提供電壓vdd3。由此，集成電路22a的電壓生成電路40a能在齊納二極管55能夠保持擊穿狀態的范圍內改善基準電壓電路53的溫度特性。
[0107]
例如，如圖3所示，基準電壓電路53可以是包括雙極晶體管86和雙極晶體管87等雙極元件的帶隙型電路。如圖4所示，這樣的基準電壓電路53的pn結部分的表面積較大，因此減小漏電流是有效的。
[0108]
例如，如圖5所示，確定電流im使得電流ibg被限制為電流im的值。由此，基準電壓vref1穩定，并且能改善基準電壓電路53的溫度特性。
[0109]
例如，如圖7所示，在比溫度閾值tth更高溫度的情況下，電壓生成電路40a的電流鏡電路51提供給基準電壓電路53的電流im的電流值小于電壓生成電路110那樣在基準電壓電路53連接到電源線l1a的狀態下從電源線l1a提供給基準電壓電路53的電流icc1的電流值。
[0110]
如上所述，在集成電路22a的電壓生成電路40a中，能將提供給基準電壓電路53的電流設計得較小。
[0111]
例如，如圖2所示，集成電路22a的電壓生成電路40a可以包括偏置電流源50a。在這種情況下，電壓生成電路40a的恒定電流源可以是包括有偏置電流源50a的偏置電流ibias流過的mos晶體管70和向基準電壓電路53提供恒定電流im的mos晶體管71但不包括雙極晶體管的電流鏡電路51。
[0112]
由此，集成電路22a的電壓生成電路40a難以從電流鏡電路51產生漏電流，并且容易向基準電壓電路53提供恒定電流。因此，能改善基準電壓電路53的溫度特性。
[0113]
例如，如圖9a或圖9b所示，偏置電流源50可以包括齊納二極管62、基于齊納二極管62中產生的電壓生成偏置電流ibias的mos晶體管64。
[0114]
由此，即使電源電壓vcc1變動的情況下，集成電路22a的電壓生成電路40a也能提供穩定的偏置電流ibias。
[0115]
例如，如圖2或圖9b所示，偏置電流源50可以包括進行二極管連接的耗盡型mos晶體管61。由此，集成電路22a的電壓生成電路40a通過較小的電路結構，即使在低電壓下也能夠生成期望的偏置電流ibias。
[0116]
例如，如圖3所示，基準電壓電路53可以是包括電流源88、電流源89、被提供來自電流源88的電流的雙極晶體管86、被提供來自電流源89的電流的電阻85、電連接到電阻85的雙極晶體管87，并且輸出溫度補償后的基準電壓vref1的電路。
[0117]
在這種情況下，集成電路22a的電壓生成電路40a能夠在從雙極晶體管86和87不產生漏電流的溫度范圍內，輸出補償了各自溫度系數的影響的基準電壓vref1。
[0118]
例如，如圖1所示，半導體模塊10包括本實施方式的集成電路22。由此，半導體模塊10中能使用改善溫度特性后的基準電壓電路53的基準電壓vref1。
[0119]
以上，使用實施方式說明了本發明，但是本發明的技術范圍不限于上述實施方式記載的范圍。本領域技術人員明白可以對上述實施方式進行各種變更或改進。從權利要求的記載可知，本發明的技術范圍可以包括這種變更或改進的形式及其等同物，而不背離其宗旨。
[0120]
請注意，對于權利要求書、說明書以及附圖中所示的裝置、系統、程序、以及方法中的動作、工序、步驟以及階段等各處理的執行順序，只要沒有特意明示為“之前”、“在先之前”等，或者在后續的處理中使用之前處理的輸出，則能以任意的順序實現。權利要求書、說明書和附圖中的動作流程中，為了方便說明，使用了“首先”、“然后”等，但并不意味著一定要按照這樣的順序來實施。標號說明
[0121]
10半導體模塊11負載12電源20半導體芯片21電源22集成電路30igbt31二極管40電壓生成電路41溫度檢測電路42控制電路50偏置電流源51電流鏡電路52電阻53基準電壓電路54二極管55齊納二極管
61耗盡型mos晶體管62齊納二極管63電阻64、70、71、81～84mos晶體管85電阻86、87雙極晶體管88、89電流源91基板92n阱區93n+集電極區域94p+基極區域95n+發射極區域96集電極端子97基極端子98發射極端子110電壓生成電路。