一種低電壓下提高環路增益的LDO電路的制作方法

本申請涉及半導體集成電路，尤其涉及一種低電壓下提高環路增益的ldo電路。

背景技術：

1、低壓差線性穩壓器(lowdropout?regulator，ldo)具有噪聲小、輸出紋波小、靜態電流小、成本低等特點，常常被用于為芯片內部電路提供電源電壓。其中，環路增益是低壓差線性穩壓器的關鍵性能指標，環路增益指在低壓差線性穩壓器的反饋回路對于低壓差線性穩壓器輸出的響應能力，也是保持低壓差線性穩壓器輸出電壓穩定的關鍵因素。

2、目前，對于某些應用場景下低壓差線性穩壓器調節效果有限，因此，亟需一種低電壓下提高環路增益的ldo電路。

技術實現思路

1、有鑒于此，本申請提供了一種低電壓下提高環路增益的ldo電路，能夠在低供電電壓下提高ldo電路的環路增益。

2、第一方面，本申請實施例提供了一種低電壓下提高環路增益的ldo電路，所述ldo電路包括：運算放大器、電荷泵和調整管；

3、所述運算放大器包括輸入級和輸出級，所述輸入級的供電端連接第一供電電壓，所述輸入級的第一端與基準電壓輸入端連接，所述輸入級的第二端與反饋電壓輸入端連接，所述反饋電壓輸入端與所述調整管的第二端連接，所述輸入級的輸出端的正極與所述輸出級的第一端連接，所述輸入級的輸出端的負極與所述輸出級的第二端連接，所述輸出級的供電端與所述電荷泵的輸出端連接，所述輸出級的輸出端連接所述調整管的控制端；

4、所述電荷泵的第一輸入端連接第二供電電壓，所述電荷泵的第二輸入端連接時鐘信號輸出端；

5、所述調整管的第一端連接第三供電電壓；

6、所述電荷泵，用于利用所述時鐘信號輸出端輸出的時鐘信號將所述第二供電電壓轉換為目標高電壓，所述目標高電壓為所述輸出級的供電端的電壓；

7、所述運算放大器，用于比較所述基準電壓和所述反饋電壓，再放大后獲得目標輸出電壓，所述目標輸出電壓為所述調整管的控制端的電壓；

8、所述調整管的第二端作為所述低壓下提高環路增益的ldo電路的輸出端。

9、可選地，所述第二供電電壓低于所述運算放大器正常工作所需的電壓。

10、可選地，所述低電壓下提高環路增益的ldo電路，還包括：

11、所述時鐘信號輸出端輸出的時鐘信號為差分信號。

12、可選地，所述低電壓下提高環路增益的ldo電路，還包括：

13、所述時鐘信號輸出端輸出的時鐘信號的頻率大于目標負載帶寬，所述目標負載帶寬為所述低電壓下提高環路增益的ldo電路的負載帶寬。

14、可選地，所述低電壓下提高環路增益的ldo電路，還包括：

15、根據所述運算放大器正常工作所需的電壓和所述第二供電電壓確定所述時鐘信號輸出端輸出的時鐘信號的幅度。

16、可選地，所述調整管為第一nmos管。

17、可選地，所述低電壓下提高環路增益的ldo電路，還包括：第一反饋電阻和第二反饋電阻；

18、所述第一反饋電阻的第一端與所述調整管的第二端連接，所述第一反饋電阻的第二端與所述第二反饋電阻的第一端連接，所述第一反饋電阻的第二端與所述輸入級的第二端連接，所述第二反饋電阻的第二端接地。

19、可選地，所述電荷泵，包括：第一電容，第二電容和鎖存器；

20、所述第一電容的第二端與所述時鐘信號輸出端的正極連接，所述第二電容的第二端與所述時鐘信號輸出端的負極連接；

21、所述鎖存器的第一輸入端與所述第二供電電壓連接，所述鎖存器的第二輸入端與所述第一電容的第一端連接，所述鎖存器的第三輸入端與所述第二電容的第一端連接，所述鎖存器的輸出端與所述輸出級的供電端連接。

22、可選地，所述運算放大器的輸出級的結構為高輸出阻抗結構。

23、可選地，所述運算放大器的輸出級，包括：第一pmos管、第二pmos管、第三pmos管、第四pmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管；

24、所述第一pmos管的源極與所述第三pmos管的源極連接，所述第一pmos管的源極與所述電荷泵的輸出端連接，所述第三pmos管的源極連接與所述電荷泵的輸出端連接；

25、所述第一pmos管的柵極與所述第三pmos管的柵極連接，所述第一pmos管的漏極與所述第二pmos管的源極連接；

26、所述第二pmos管的柵極與所述第四pmos管的柵極連接，所述第二pmos管的柵極與第一偏置電壓的輸入端連接，所述第四pmos管的柵極與所述第一偏置電壓的輸入端連接；

27、所述第二pmos管的漏極與所述第一pmos管的柵極連接，所述第二pmos管的漏極與所述第二nmos管的漏極連接；

28、所述第二nmos管的柵極與所述第四nmos管的柵極連接，所述第二nmos管的柵極與第二偏置電壓的輸入端連接，所述第四nmos管的柵極與所述第二偏置電壓的輸入端連接；

29、所述第二nmos管的源極與所述第三nmos管的漏極連接；

30、所述第三nmos管的柵極與所述運算放大器輸入級的輸出端的正極連接，所述第三nmos管的源極與所述第五nmos管的源極連接，所述第三nmos管的源極接地，所述第五nmos管的源極接地；

31、所述第三pmos管的漏極與所述第四pmos管的源極連接；

32、所述第四pmos管的漏極與所述第四nmos管的漏極連接，所述第四pmos管的漏極與所述調整管的控制端連接；

33、所述第四nmos管的源極與所述第五nmos管的漏極連接；

34、所述第五nmos管的柵極與所述運算放大器輸入級的輸出端的負極連接。

35、本申請提供了一種低電壓下提高環路增益的ldo電路，該ldo電路包括：運算放大器、電荷泵和調整管；通過電荷泵，利用時鐘信號輸出端輸出的時鐘信號將第二供電電壓轉換為目標高電壓，目標高電壓為輸出級的供電端的電壓；再通過運算放大器，比較基準電壓和反饋電壓，再放大后獲得目標輸出電壓，目標輸出電壓為調整管的控制端的電壓；再將調整管的第二端作為低壓下提高環路增益的ldo電路的輸出端。如此可以提高運算放大器的輸出級的供電電壓，使得運算放大器處于正常工作狀態，從而提高運算放大器的輸出阻抗，達到提高ldo電路的環路增益的目的。

技術特征：

1.一種低電壓下提高環路增益的ldo電路，其特征在于，所述ldo電路包括：運算放大器、電荷泵和調整管；

2.根據權利要求1所述的低電壓下提高環路增益的ldo電路，其特征在于，所述第二供電電壓低于所述運算放大器正常工作所需的電壓。

3.根據權利要求1所述的電路，其特征在于，所述低電壓下提高環路增益的ldo電路，還包括：

4.根據權利要求1所述的電路，其特征在于，所述低電壓下提高環路增益的ldo電路，還包括：

5.根據權利要求1所述的電路，其特征在于，所述低電壓下提高環路增益的ldo電路，還包括：

6.根據權利要求1所述的電路，其特征在于，所述調整管為第一nmos管。

7.根據權利要求1所述的電路，其特征在于，所述低電壓下提高環路增益的ldo電路，還包括：第一反饋電阻和第二反饋電阻；

8.根據權利要求1所述的電路，其特征在于，所述電荷泵，包括：第一電容，第二電容和鎖存器；

9.根據權利要求1所述的電路，其特征在于，所述運算放大器的輸出級的結構為高輸出阻抗結構。

10.根據權利要求9所述的電路，其特征在于，所述運算放大器的輸出級，包括：第一pmos管、第二pmos管、第三pmos管、第四pmos管、第二nmos管、第三nmos管、第四nmos管和第五nmos管；

技術總結
本申請公開了一種低電壓下提高環路增益的LDO電路，該LDO電路包括：運算放大器、電荷泵和調整管；通過電荷泵，利用時鐘信號輸出端輸出的時鐘信號將第二供電電壓轉換為目標高電壓，目標高電壓為運算放大器輸出級的供電端的電壓；再通過運算放大器，比較基準電壓和反饋電壓，再放大后獲得目標輸出電壓，目標輸出電壓為調整管的控制端的電壓；再將調整管的第二端作為LDO電路的輸出端。如此可以提高運算放大器的輸出級的供電電壓，使得運算放大器處于正常工作狀態，從而提高運算放大器的輸出阻抗，達到提高LDO電路的環路增益的目的。

技術研發人員：鄭慧,皮德義,許家榆
受保護的技術使用者：新港海岸（北京）科技有限公司
技術研發日：
技術公布日：2024/2/21