專利名稱：半導體裝置的制作方法
技術領域：
本發明涉及半導體裝置，具體地說，涉及高耐壓的功率半導體裝置。
背景技術：
圖30是全體用1000表示的傳統的橫型n溝道IGBT(Insulated GateBipolar Transistor)的俯視圖。另外，圖31是沿圖30X-X方向觀看時的截面圖。
如圖31所示，IGBT1000包含p型基板1。p型基板1中設有n層2，且在n層2內形成n型緩沖層3。另外，n型緩沖層3內形成p型集電極層4。
另一方面，n層2中，與p型集電極層4保持規定的距離地形成p型基極層5。p型基極層5內，從p型基極層5的周邊部向內側形成比p型基極層5淺的n型發射極層(n′)6。另外，p型基極層5內也形成p型發射極層(p′)7。
在被n型緩沖層3和p型基極層5夾持的n層2的表面上形成場氧化膜8。另外，發射極層6和n層2之間形成了p型基極層5的溝道區域15上，隔著柵極氧化膜9設置柵極布線10。而且，為了覆蓋場氧化膜8等，設置保護膜11。
為了與柵極布線10電氣連接，設置柵極12。另外，為了電氣連接n型發射極層6和p型發射極層7兩者，形成發射極13。而且，為了與p型集電極層4電氣連接，形成集電極14。發射極13及集電極14與柵極12相互電氣分離。
如圖30所示，IGBT1000具有中央存在p型集電極層4，其周圍由n型緩沖層3、n層2、p型基極層5、n型發射極層6、p型發射極層7依次包圍的構造，形成由2個半圓部用直線部連接的環狀。另外，圖30中為了易于理解，省略了場氧化膜8、柵極氧化膜9、柵極布線10、柵極12、保護膜11、發射極13及集電極14。
日本特許第3647802號公報圖32表示IGBT1000在施加一定的柵極·發射極間電壓(VCE)的狀態下，施加集電極·發射極間電壓(VCE)時的集電極·發射極電流(ICE)特性。橫軸表示集電極·發射極間電壓(VCE)，縱軸表示集電極·發射極電流(ICE)。測定溫度為室溫。
從圖32可明白，逐漸增大VCE的場合，在VCE為6V附近，ICE成為約0.2A，從該處起表現飽和傾向。因而，有即使增大VCE也無法充分增大ICE的問題。
另外，即使在VCE從0V到6V之間，ICE也表現出平緩的斜度，有導通電阻(VCE/ICE)高的問題。
圖33表示IGBT1000的關斷波形。橫軸表示關斷時間，縱軸表示集電極·發射極間電壓(VCE)或集電極·發射極電流(ICE)。圖33中，(AV)表示VCE值的變化，(AI)表示ICE值的變化。
從圖33可明白，下降時間(ICE從最大值的90％成為10％所需時間)成為超過1μs的大值。這樣，在p型基板1上的n層2形成IGBT的結分離(JI)橫型IGBT1000，有開關速度慢，開關損失大的問題。
另外，橫型IGBT1000中，在逆變器電路中短路時等的情況下，由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅閂鎖，IGBT1000的電流密度變大，也有易于被破壞的問題。
發明內容
本發明為解決相關問題而提出，其目的是提供提高集電極·發射極電流特性，縮短下降時間，且進一步提高寄生可控硅的閂鎖耐受性的半導體裝置。
本發明的半導體裝置的特征在于，具備第1導電型的半導體基板；該半導體基板上設置的第2導電型的半導體區域；該半導體區域上設置的第1導電型的集電極層；該半導體區域中，與該集電極層保持間隔并包圍該集電極層地設置的環狀的第1導電型的基極層；包含該基極層中設置的第2導電型的第1發射極層，用該基極層中形成的溝道區域控制該第1發射極層和該集電極層之間的載流子的移動的橫型的半導體元件單元，該第1發射極層由沿該基極層設置的多個發射極層單元組成。
本發明中，可獲得集電極·發射極電流特性良好，下降時間短且寄生可控硅的閂鎖耐受性高的半導體裝置。
圖1是本發明實施例1的IGBT的俯視圖。
圖2是本發明實施例1的IGBT的截面圖。
圖3是本發明實施例1的IGBT的截面圖。
圖4是本實施例1的IGBT的發射極附近的空穴的活動的概略圖。
圖5是本發明實施例1的其他IGBT的俯視圖。
圖6是本發明實施例1的其他IGBT的截面圖。
圖7是本發明實施例1的其他IGBT的截面圖。
圖8是本發明實施例1的IGBT的部分俯視圖。
圖9是本發明實施例1的其他IGBT的部分俯視圖。
圖10是本發明實施例1的其他IGBT的俯視圖。
圖11是本發明實施例1的其他IGBT的俯視圖。
圖12是本發明實施例1的其他IGBT的俯視圖。
圖13是本發明實施例1的其他IGBT的俯視圖。
圖14是本發明實施例2的IGBT的截面圖。
圖15是本發明實施例2的其他IGBT的截面圖。
圖16是本發明實施例2的其他IGBT的截面圖。
圖17是本發明實施例2的其他IGBT的截面圖。
圖18是本發明實施例3的IGBT的截面圖。
圖19是本發明實施例3的其他IGBT的截面圖。
圖20是本發明實施例4的IGBT的俯視圖。
圖21是本發明實施例4的其他IGBT的俯視圖。
圖22是本發明實施例4的其他IGBT的俯視圖。
圖23是本發明實施例4的其他IGBT的俯視圖。
圖24是本發明實施例4的其他IGBT的俯視圖。
圖25是本發明實施例4的其他IGBT的俯視圖。
圖26是本發明實施例4的其他IGBT的俯視圖。
圖27是本發明實施例4的其他IGBT的俯視圖。
圖28是本發明實施例4的其他IGBT的俯視圖。
圖29是本發明實施例4的其他IGBT的俯視圖。
圖30是傳統的IGBT的俯視圖。
圖31是傳統的IGBT的截面圖。
圖32表示傳統的IGBT的集電極·發射極電壓(VCE)和集電極·發射極電流(ICE)的關系。
圖33表示傳統的IGBT的關斷波形。
1P型基板，2n層，3緩沖層，4p型集電極層，5p型基極層，6n型發射極層，7p型發射極層，8場氧化膜，9柵極氧化膜，10柵極布線，11保護膜，12柵極，13發射極，14集電極，15溝道區域，100IGBT。
具體實施例方式
實施例1圖1是全體用100表示的本發明實施例1的橫型n溝道IGBT(Insulated Gate Bipolar Transistor)的俯視圖。另外，圖2是沿圖1的A-A方向觀看時的截面圖，圖3是沿圖1的B-B方向觀看時的截面圖。
如圖1所示，IGBT100中，多個圓形形狀的IGBT單元并列(圖1中，3個IGBT單元并列)。各IGBT單元中，p型集電極層4在中央，其周圍近似同心圓狀地形成n型緩沖層3、n層2及p型基極層5。在p型基極層5的周圍，多個長方體狀的n型發射極層(發射極層單元)6保持間隔地設置在近似同心圓狀上，n層2和n型發射極層6夾持的p型基極層5起溝道區域15的作用。另外，n型發射極層6的間隔最好是等間隔。而且，在n型發射極層6的周圍形成p型發射極層7。
這里，n型發射極層6也可形成為不連續地包圍溝道形成區域15的周圍，例如，也可以是梯形形狀或扇形形狀。
從IGBT100的A-A方向觀看時的截面構造中，如圖2所示，IGBT100包含硅等的p型基板1。p型基板1中設有n層2。n層2內選擇地形成n型緩沖層3。另外，n型緩沖層3中選擇地形成p型集電極層4。
另外，也可以不設置緩沖層3(以下的實施例中也相同)。
另一方面，n層2中，與p型集電極層4保持規定的距離，選擇地形成p型基極層5。p型基極層5內，從p型基極層5的周邊部向內側選擇地形成比p型基極層5淺的n型發射極層(n′)6。另外，p型基極層5內形成p型發射極層(p′)7。
n型緩沖層3和p型基極層5夾持的n層2的表面上，形成例如硅氧化膜等的場氧化膜8。另外，發射極層6和n層2之間在p型基極層5形成的溝道區域15上，隔著硅氧化膜等的柵極氧化膜9，設置柵極布線10。柵極布線10例如由多晶硅組成。而且，為了覆蓋場氧化膜8等，設置例如硅氮化膜等的保護膜11。
為了與柵極布線10電氣連接，設置柵極12。柵極12由例如鋁組成。
另外，為了電氣連接n型發射極層6和p型發射極層7兩者，形成發射極13。而且，為了與p型集電極層4電氣連接，形成集電極14。發射極13、集電極14由例如鋁組成。發射極13、集電極14、柵極12相互電氣分離。
從IGBT100的B-B方向看時的截面構造中，如圖3所示，p型基極層5中沒有n型發射極層6，p型發射極層7延伸以便與發射極13的整個底面連接。其他構造與圖2所示截面圖相同。
圖4是表示IGBT100的發射極附近的空穴的活動的概略圖。圖4中，與圖1相同的符號表示相同或相當的處所。IGBT100中，長方體狀的n型發射極層(發射極層單元)6保持規定的間隔進行配置，以不連續地包圍溝道形成區域15的周圍。該構造中，關斷時或正常狀態的導通時，與n型發射極層6正下方相比，空穴更易于經由不連續配置的n型發射極層6間的p型發射極層7(或其下方的p型基極層5)而流向發射極。即，流入n型發射極層6的正下方的空穴極少。
其結果，由n層2/p型基極區域5/n型發射極層6形成的寄生npn雙極晶體管的動作被抑制，最終，可防止由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅的閂鎖。
這樣，本實施例1的IGBT100中，可提高IGBT100關斷時或正常狀態的導通時寄生可控硅的閂鎖耐受性。
另外，象IGBT100一樣，具有p型發射極層(p′)7的構造中，由于發射極與p型發射極層7連接，與后述的IGBT150一樣的無p型發射極層7而發射極直接與p型基極層5連接的構造比較，發射極接觸區域的接觸電阻變小。
因而，關斷時或正常狀態的導通時的空穴，與n型發射極層6正下方，更易于經由n型發射極層6間的p型發射極層7(或其下方的p型基極層5)流向發射極。其結果，可有效防止由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅的閂鎖。
圖5是全體用150表示的本發明實施例1的其他橫型n溝道IGBT的俯視圖。另外，圖6是從圖5的A-A方向看時的截面圖，圖7是從圖5的B-B方向看時的截面圖。
圖5～7中，與圖1～3相同的符號表示相同或相當部分。
從圖5～7可明白，IGBT150中與IGBT100比較，具有不設置p型發射極7的構造。其他構造與IGBT100相同。
該構造中，也與上述的IGBT100同樣，關斷時或正常狀態的導通時的空穴不經由n型發射極層6正下方，而是易于經由n型發射極層6間的p型基極層5流向發射極。其結果，可防止由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅的閂鎖。
另外，IGBT150中，由于未設置p型發射極層7，與具有p型發射極層7的IGBT100比較，簡化了制造工序。
圖8是IGBT100的部分俯視圖，圖9是IGBT150的部分俯視圖。與圖1、5相同的符號表示相同或相當部分。
圖8、9中，矩形形狀的n型發射極層6沿n層2的邊沿部等間隔地配置。將n層2的邊沿部方向(圖8、9中的上下方向)的n型發射極層6的寬度規定為a，相鄰的n型發射極層6的間隔規定為b。
圖8、9中，成為a＞b。這樣，通過采用a＞b的構造，與a＜b的構造相比可加長IGBT100、150的溝道寬(n層2和n型發射極層6夾持的區域的n層2的邊沿部方向的長)。從而，可提高IGBT100、150的發射極·集電極電流(ICE)特性，也可抑制由n層2/p型基極區域5/n型發射極層6形成的寄生npn雙極晶體管的動作。因此，可防止由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅的閂鎖。
另外，象IGBT100、150一樣，通過令p型基極層5為環狀，與傳統構造的IGBT1000一樣令p型基極層5為橢圓形狀的場合相比，可加長溝道寬，因此提高了發射極·集電極電流(ICE)特性。這里，IGBT單元采用圓形形狀，但是也可采用近似圓形的橢圓形或近似圓形的多邊形(以下的實施例中也同樣)。
圖10是全體用200表示的本實施例1的其他IGBT的俯視圖。除了相鄰圓形形狀的IGBT單元的p型發射極層7部分地重疊以外，與IGBT100具有相同的構造。另外，從A-A方向看時的截面圖和從B-B方向看時的截面圖也分別與圖2、3所示截面圖相同。
另外，圖11是全體用250表示的本實施例1的其他IGBT的俯視圖。IGBT250除了不包含p型發射極層7以外，與IGBT200具有相同構造，相鄰圓形形狀的IGBT單元的p型基極層5部分地重疊。A-A方向看時的截面圖和B-B方向看時的截面也分別與圖6、7所示截面圖相同。
這樣，IGBT200、250中也與IGBT100、150同樣，可提高發射極·集電極電流(ICE)特性的同時，抑制寄生npn雙極晶體管的動作，可防止由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅的閂鎖。
而且，圖12是全體用300表示的本實施例1的其他IGBT的俯視圖。IGBT300相對于圖30所示傳統構造的IGBT1000，令n型發射極層6為長方體狀(發射極層單元)，配置成不連續地包圍溝道形成區域15的周圍。n型基極層6也可以是例如梯形形狀或扇形形狀。
IGBT300中，A-A方向看時的截面圖和B-B方向看時的截面圖也分別與圖2、3所示截面圖相同。
另外，圖13是全體用350表示的本實施例1的其他IGBT的俯視圖。IGBT350除了不包含p型發射極層7以外，與IGBT300具有相同構造。IGBT350中，A-A方向看時的截面圖和B-B方向看時的截面圖也分別與圖6、7所示截面圖相同。
這樣，相對于傳統構造的IGBT1000，通過采用本實施例1的n型發射極6的構造，可提高發射極·集電極電流(ICE)特性，抑制寄生npn雙極晶體管的動作，可防止由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅的閂鎖。
實施例2圖14、15相當于全體用400表示的本發明實施例2的IGBT的截面圖中分別從圖1的A-A方向、B-B方向看時的截面圖。
IGBT400在P型基板1和n層2之間，成為例如形成了由硅氧化膜組成的嵌入氧化膜20的SOI構造(電介質分離橫型)。其他構造與IGBT100(結分離橫型)相同(參照圖2、3)。
圖16、17相當于全體用500表示的本發明實施例2的其他IGBT的截面圖中分別從圖5的A-A方向、B-B方向看時的截面圖。
IGBT500在p型基板1和n層2之間，成為例如形成了硅氧化膜組成的嵌入氧化膜20的SOI構造。其他構造與IGBT150相同(參照圖6、7)。即，IGBT500除了不包含p型發射極層7以外，與IGBT400具有相同構造。
該構造中，可獲得與上述的IGBT100、150同樣的效果，同時可與n層2的導電型無關地選擇基板1的導電型。
另外，這樣的形成嵌入氧化膜20的SOI構造也可適用于IGBT200、250(圖10、11)或IGBT300、350(圖12、13)。
實施例3圖18是全體用600表示的本發明實施例3的IGBT的截面圖，表示從與圖1的A-A方向相同的方向看時的情況。圖18中，與圖2相同的符號表示相同或相當部分。
圖18所示IGBT600中，在發射極側，寬度比p型基極層5窄且深度比p型基極層5深但不到達p型基板1的p層30設置成與p型基極層5的底面連接。其他構造與圖2的IGBT100相同。
圖19是全體用700表示的本發明實施例3的其他IGBT的截面圖，表示從與圖1的A-A方向相同的方向看時的情況。IGBT700相對于IGBT600的構造，在p型基板1和n層2之間形成例如由硅氧化膜組成的嵌入氧化膜20，采用SOI構造(電介質分離橫型)。
與p型基極層的底面連接地設置的p型區域可以是p-或p或p+，按照p+(高電場)、p、p-(低電場)的順序，與p型基極層的底面連接地設置的p型區域底部的電場從高到低。從而，空穴電流在P+(高電場)的情況下比較容易流入，與p型基極層的底面連接地設置的p型區域底部是p+(高電場)時，可更有效防止寄生可控硅的閂鎖，可縮短下降時間(tf)(IGBT的ICE從最大值的90％到10％所需時間)。
這樣，本實施例3的IGBT600、700中，可防止寄生可控硅的閂鎖的同時，可縮短下降時間(tf)，也可加快開關速度。
實施例4圖20是將實施例1的IGBT300的2個進行組合的、全體用800表示的IGBT的俯視圖。IGBT800中，在相鄰的2個IGBT300共同的切線(p型發射極層7的外周的切線)和2個IGBT夾持的區域設置p型發射極層17，增大p型發射極層7、17和發射極接觸的面積(發射極接觸區域的面積)。
該構造中，與n型發射極層6相比，相對地擴大了p型發射極層7、17。其結果，p型發射極層7、17和發射極的接觸電阻可降低，空穴在不停滯n型發射極層6的正下方，平滑地流向發射極接觸區域。這是因為間接地降低了n型發射極層6正下方的p型基極區域5的基極電阻。
從而，抑制由n層2/p型基極層5/n型發射極層6形成的寄生npn雙極晶體管動作，可防止由p型集電極層4/n型緩沖層3/n層2/p型基極層5/n型發射極層6形成的寄生可控硅的閂鎖。其結果，在IGBT800中，關斷時或正常狀態導通時寄生可控硅的閂鎖耐受性提高。
圖21是全體用810表示的本實施例的其他IGBT的俯視圖。IGBT810中，在由相鄰的2個IGBT300共同的切線和2個IGBT夾持的區域，離開p型發射極層7地設置扇形的p型發射極層27。
圖22是全體用820表示的本實施例的其他IGBT的俯視圖。IGBT820中，在相鄰的2個IGBT300共同的切線和2個IGBT夾持的區域，離開p型發射極層7地設置矩形的p型發射極層37。
IGBT810、820也與IGBT800同樣，關斷時或正常狀態的導通時，可提高寄生可控硅的閂鎖耐受性。
圖23、圖24及圖25是本實施例的其他IGBT850、860、870的俯視圖。它們將IGBT800、810、820的構造應用于不包含p型發射極層7的IGBT350中。
圖26、27是本實施例的其他IGBT900、910的俯視圖。IGBT900、910中，在相鄰的2個IGBT單元共同的切線和2個IGBT夾持的區域或相鄰的(包含連接的情況和隔一定距離的情況)3個IGBT單元夾持的區域，設置p型發射極層17、37，增大p型發射極層和發射極接觸的面積(發射極接觸區域的面積)。
IGBT900是縱向排列的3個IGBT單元的p型發射極層7部分重疊的情況，IGBT910是IGBT單元分離配置的情況。
圖28、29是本實施例的其他IGBT950、960的俯視圖。IGBT950、960將IGBT900、910的構造應用于IGBT單元不包含p型發射極層7的構造中，p型基極層5形成外周。
這樣的IGBT900、910、950及960中，p型發射極層7、17、37(或p型基極層5)和發射極布線接觸的面積變大，可提高關斷時或正常狀態的導通時寄生可控硅的閂鎖耐受性。
另外，本實施例4說明的p型發射極層17、27及37與IGBT所包含的p型基極層5或p型發射極層7連接，但是也有不連接的情況。
以上的說明中，說明了橫型n溝道IGBT，但是本發明也可適用于橫型MOSFET等具有MOS柵極構造的其他橫型裝置。
權利要求
1.一種半導體裝置，具備橫型的半導體元件單元，該橫型的半導體元件單元具備第1導電型的半導體基板；該半導體基板上設置的第2導電型的半導體區域；該半導體區域上設置的第1導電型的集電極層；該半導體區域中，與該集電極層保持間隔并包圍該集電極層地設置的環狀的第1導電型的基極層；以及該基極層中設置的第2導電型的第1發射極層，用該基極層中形成的溝道區域控制該第1發射極層和該集電極層之間的載流子的移動，該第1發射極層由沿該基極層設置的多個發射極層單元組成。
2.權利要求1所述的半導體裝置，其特征在于，上述第1發射極層由近似等間隔配置的多個矩形形狀的發射極層單元組成，該發射極層單元的寬度a大于該發射極層單元的間隔b。
3.權利要求1所述的半導體裝置，其特征在于，上述基極層還包含包圍上述第1發射極層地設置的第1導電型的第2發射極層。
4.權利要求1所述的半導體裝置，其特征在于，上述半導體區域中，與上述基極層的底面連接地設置第1導電型的區域。
5.一種半導體裝置，其特征在于，是包含2個以上權利要求1所述的半導體元件的半導體裝置，在由相鄰的2個該半導體元件的外周和這些半導體元件的外周共同的切線所包圍的區域，設置第1導電型的區域。
6.一種半導體裝置，其特征在于，是包含3個以上權利要求1所述的半導體元件的半導體裝置，在相鄰的3個該半導體元件的外周所包圍的區域，設置第1導電型的區域。
7.一種半導體裝置，具備橫型的半導體元件單元，該橫型的半導體元件單元具備半導體基板；該半導體基板上設置的第2導電型的半導體區域；該半導體基板和該半導體區域之間設置的絕緣膜；該半導體區域上設置的第1導電型的集電極層；該半導體區域中，與該集電極層保持間隔并包圍該集電極層地設置的環狀的第1導電型的基極層；包含該基極層中設置的第2導電型的第1發射極層，用該基極層中形成的溝道區域控制該第1發射極層和該集電極層之間的載流子的移動，該第1發射極層由沿該基極層設置的多個發射極層單元組成。
8.權利要求7所述的半導體裝置，其特征在于，上述第1發射極層由近似等間隔配置的多個矩形形狀的發射極層單元組成，該發射極層單元的寬度a大于該發射極層單元的間隔b。
9.權利要求7所述的半導體裝置，其特征在于，上述基極層還包含包圍上述第1發射極層地設置的第1導電型的第2發射極層。
10.權利要求7所述的半導體裝置，其特征在于，上述半導體區域中，與上述基極層的底面連接地設置第1導電型的區域。
11.一種半導體裝置，其特征在于，是包含2個以上權利要求7所述的半導體元件的半導體裝置，在由相鄰的2個該半導體元件的外周和這些半導體元件的外周共同的切線所包圍的區域，設置第1導電型的區域。
12.一種半導體裝置，其特征在于，是包含3個以上權利要求7所述的半導體元件的半導體裝置，在相鄰的3個該半導體元件的外周所包圍的區域，設置第1導電型的區域。
全文摘要
本發明半導體裝置包含橫型的半導體元件單元，其具備第1導電型的半導體基板；該半導體基板上設置的第2導電型的半導體區域；該半導體區域上設置的第1導電型的集電極層；該半導體區域中，與該集電極層保持間隔并包圍該集電極層地設置的環狀的第1導電型的基極層；以及該基極層中設置的第2導電型的第1發射極層，用該基極層中形成的溝道區域控制該第1發射極層和該集電極層之間的載流子的移動。該第1發射極層由沿該基極層設置的多個發射極層單元組成。從而，可提供提高集電極·發射極電流特性并縮短下降時間，且提高寄生可控硅的閂鎖耐受性的半導體裝置。
文檔編號H01L27/082GK101013721SQ20061014216
公開日2007年8月8日 申請日期2006年9月28日 優先權日2006年1月31日
發明者幡手一成 申請人:三菱電機株式會社