超富含硅氧化硅非易失性存儲單元及其制造方法

專利名稱：超富含硅氧化硅非易失性存儲單元及其制造方法
技術領域：
本發明關于一種存儲單元及其制作方法，尤其關于一種非易失性存儲單 元及其制作方法。
背景技術：
隨著對消費電子產品需求的增加，如數字照相機、MP3播放器、膝上型計 算機和個人數字助理(PDA)等，都需要使用只讀存儲器(Read-Only Memory; R 0M)以存儲大量資料。因為只讀存儲器所存入的記憶或數據不會因為電源供應 的中斷而消失，因此又稱為非易失性存儲器(Non-Volatile Memory)。在只讀 存儲器中，最常用的當屬電可擦除只讀存儲器(Electrically Erasable Prog ra咖able Read-Only Memory; EEPR0M)，電可擦除只讀存儲器除了具有最基本的讀及寫的功能外，還具有可進行多次存入、取出及清除的功能。典型的電可擦除只讀存儲器是以摻雜的多晶硅做為控制柵極(Control G ate)與浮置柵極(Floating Gate),在其進行程序化(program)時，注入于浮置 柵極的電子會均勻分布于整個摻雜的多晶硅浮置柵層之中。若摻雜的多晶硅 浮置柵層下方的遂穿氧化層有缺陷存在，則容易造成元件的漏電流，進而影 響元件的可靠度。目前有一種可以改善電可擦除只讀存儲器漏電流問題的元件。此元件是 采用電荷捕捉層取代摻雜的多晶硅浮置柵層。由于電荷捕捉層的材質具有捕 捉電子的特性，因此，注入于電荷捕捉層中的電子并不會均勻分布于整個電 荷捕捉層中，而是以高斯分布的方式集中于電荷捕捉層的局部區域上。由于 注入于電荷捕捉層的電子僅集中于局部的區域，因此，對于遂穿氧化層其缺陷的敏感度較小，元件漏電流的現象較不易發生。典型的電荷捕捉層的材質 是氮化硅。通常于前述氮化硅電荷捕捉層上與其下各有一層氧化硅，而形成一種包含氧化硅/氮化硅/氧化硅(0N0)復合介電層在內的堆棧式(Stacked)柵 極結構，具有此堆棧式柵極結構之EEPROM通稱為氮化硅只讀存儲器(NROM)。但 是氮化硅電荷捕捉層在電荷捕捉量及電荷捕捉速度上表現不佳。發明內容本發明實施例目的是提供一種非易失性存儲單元及其制造方法，通過本 發明實施例1) 能提升電荷捕捉層的捕捉電荷量；2 ) 能提升電荷捕捉層的捕捉電荷速度；3) 可克服電荷捕捉層的捕捉電荷量過低及電荷捕捉層的捕捉電荷速 度過慢的問題。本發明實施例提供一種超富含硅氧化硅非易失性存儲單元，包括襯底、柵極導電層、源極/漏極區、遂穿氧化層、超富含硅氧化硅層及上介電層。柵 極導電層，位于襯底上。源極/漏極區，位于柵極導電層兩側的襯底中。遂穿 氧化層，位于柵極導電層與襯底之間。超富含硅氧化硅層，做為電荷捕捉層， 位于柵極導電層與遂穿氧化層之間。依照本發明實施例所述，超富含硅氧化硅的折射率在248微米波長時為大 于1.7且小于2. 0。依照本發明實施例所述，超富含硅氧化硅的折射率為l. 7。依照本發明實施例所述，超富含硅氧化硅層厚度為80埃至120埃。上介 電層厚度為70埃至110埃。遂穿氧化層厚度為40埃至50埃。本發明還提出一種團聚物非易失性存儲單元，包括襯底、柵極導電層、 源極/漏極區、遂穿氧化層、電荷捕捉層及上介電層。柵極導電層，位于襯底上。源極/漏極區，位于柵極導電層兩側的襯底中。遂穿氧化層，位于柵極導 電層與襯底之間。電荷捕捉層，位于柵極導電層與遂穿氧化層之間。電荷捕 捉層為一絕緣層以及多數個團聚物位于絕緣層中。上介電層，位于柵極導電 層與電荷捕捉層之間。依照本發明實施例所述，絕緣層的材質是氧化硅，團聚物由硅原子構成。依照本發明實施例所述，電荷捕捉層的折射率在248微米波長時為大于1. 7且小于2. 0。依照本發明實施例所述，電荷捕捉層的折射率為1.7。依照本發明實施例所述，上介電層的材質是氧化硅。依照本發明實施例所述，電荷捕捉層厚度為80埃至120埃。上介電層厚 度為70埃至110埃。遂穿氧化層厚度為40埃至50埃。本發明還提供一種超富含硅氧化硅非易失性存儲單元的制造方法，首先 于一襯底中形成一源極/漏極區，且于襯底上形成遂穿氧化層，之后于遂穿氧 化層上形成超富含硅氧化硅層做為電荷捕捉層，然后在超富含硅氧化硅層上 形成上介電層，最后在上介電層上形成柵極導電層。依照本發明實施例所述，形成超富含硅氧化硅層的方法是于遂穿氧化層 上形成氧化硅層，并同時于氧化硅層中形成多數個硅原子團聚物。依照本發明實施例所述，形成超富含硅氧化硅層的方法為離子增長型化 學氣相沉積工藝。依照本發明實施例所述，離子增長型化學氣相沉積工藝通入一反應氣體， 其包括流量比值為O. 5至l的N20與SiH4。依照本發明實施例所述，實施離子增長型化學氣相沉積工藝所通入的N20 流量為80 sccm至100 sccm或所通入的SiH4流量為160 sccm至180 sccm。依照本發明實施例所述，實施離子增長型化學氣相沉積工藝的操作條件 至少滿足下列條件之一溫度為350。C至45(TC，壓力為2.5托爾至8.5托爾，高 頻功率為110瓦至130瓦。依照本發明實施例所述，超富含硅氧化硅層的厚度為80埃至120埃。 依照本發明實施例所述，超富含硅氧化硅層的折射率在248微米波長時為 1.7至2.0之間。本發明實施例的有益效果在于上介電層之材質是氧化硅，本發明采用 具有團聚物的氧化層如超富含硅氧化硅層來做為非易失性存儲單元的電荷捕 捉層，其可提升非易失性存儲單元之電荷捕捉層的捕捉電荷量，且能提升非 易失性存儲單元德電荷捕捉層的捕捉電荷速度。


圖1為本發明一實施例的超富含硅氧化硅非易失性存儲單元的剖面示意圖；圖2為圖1的超富含硅氧化硅層的局部放大示意圖；圖3A至圖3E為本發明實施例的超富含硅氧化硅非易失性存儲單元的制 造流程剖面示意圖；圖4為由實驗所得本發明的超富含硅氧化硅元件與習知的氮化硅元件進 行程序化的時間(PGM Time)與相對應的啟始電壓變化量(AVT)的關系曲線；圖5為由實驗所得本發明的超富含硅氧化硅元件與富含硅氧化硅元件進 行程序化的時間與相對應的啟始電壓變化量的關系曲線。主要組件符號說明100:襯底102:源極/漏極區104:遂穿氧化層106:超富含硅氧化硅層108:上介電層110;柵極導電層200:氧化硅層202:硅原子團聚物400、 402、 500、 502:曲線具體實施方式
請參照圖l，圖l為本發明實施例的超富含硅氧化硅非易失性存儲單元的 剖面圖。此非易失性存儲單元包括襯底100、摻雜區102、遂穿氧化層104、超富 硅氧化硅層106、上介電層108以與柵極導電層110。襯底100的材質例如是 硅襯底。襯底100中具有摻雜，摻雜的種類包括N型或P型。摻雜區102做 為一源極/漏極區，其摻雜種類可分為N型或P型。在一實施例中，襯底IOO 的摻雜為P型，摻雜區102之摻雜為N型。在另一實施例中，襯底100的摻 雜為N型，摻雜區102的摻雜為P型。遂穿氧化層104設置于摻雜區102之間的襯底100上，其材質例如是氧 化硅且其厚度例如為40埃至50埃。超富硅氧化硅層106設置于遂穿氧化層1 04上，做為一電荷捕捉層。為清楚說明起見，超富含硅氧化硅層106之局部 放大示意圖如圖2所示。請參考圖2，超富含硅氧化硅層106包括氧化層200 且在氧化層200中具有多個硅原子團聚物(cluster)202。在存儲單元進行程序 化操作時，電荷可儲存于硅原子團聚物202之中。在一實施例中，超富含硅 氧化硅層106的折射率在248微米波長時為1. 7至2. 0。在一實施例中，超富 含硅氧化硅層106的折射率為1.7。超富含硅氧化硅層106的厚度例如為80 埃至120埃。上介電層108設置于超富含硅氧化硅層106上。在一實施例中，上介電 層108之材質為氧化硅且其厚度為70埃至110埃。柵極導電層110設置在上 介電層108上。在一實施例中，柵極導電層110的材質為一摻雜多晶硅層。 在另一實施例中，柵極導電層110由一摻雜多晶硅層與硅化金屬層所構成。圖3A至圖犯是本發明實施例的超富含硅氧化硅非易失性存儲單元的制造流程剖面示意圖。首先，請參照圖3A，提供一襯底100，例如為硅襯底。硅襯底中具有摻雜，摻雜的種類包括N型或P型。在襯底100上形成兩個摻雜區102，以做為源極/漏 極區。形成摻雜區102的方法例如是熱擴散法(Diffusion)或離子植入法(Ion Implantation)。摻雜區102的摻雜種類可分成N型或P型。在一實施例中，襯底 IOO的摻雜為P型，摻雜區102的摻雜為N型。在另一實施例中，襯底100的摻雜 為N型，摻雜區102的摻雜為P型。接著，在襯底IOO上形成一遂穿氧化層104。遂穿氧化層104的材質例如 是氧化硅，其形成的方法例如是熱氧化法。在一實施例中，遂穿氧化層104 的厚度為40埃至50埃。隨后，請參照圖3B，在上述遂穿氧化層104上形成一超富含硅氧化硅層(S uper-Silicon-Rich 0xide， SSR0) 106。超富含硅氧化硅層106的局部放大示 意圖如圖2所示。請參考圖2，超富含硅氧化硅層106包括氧化層200且在氧 化層200中具有多個硅原子團聚物(cluster) 202。在存儲單元進行程序化操 作時，電荷可儲存于硅原子團聚物202之中。在一實施例中，超富含硅氧化 硅層106的折射率在248微米波長時為1. 7至2. 0。在一實施例中，超富含硅 氧化硅層106的折射率為1. 7。在一實施例中，超富含硅氧化硅層106的厚度 為80埃至120埃。超富含硅氧化硅層106的形成方法例如是采用離子增長型 化學汽相沉積工藝來形成氧化硅層200并同時于氧化硅層200中形成多個硅 原子團聚物202。在一實施例中，超富含硅氧化硅層106是采用離子增長型化 學汽相沉積工藝來形成的，且是在溫度為350。C至450°C、壓力為2. 5托爾至 8. 5托爾、高頻功率為110瓦至130瓦的條件下進行沉積離子增長型化學氣相 沉積工藝，所通入的氣體包括N20以及SiH4， N20流量與SiH4流量比值為0. 5 至l。例如，所通入的N20流量為80 sccm至100 sccm;所通入的SiH4流量為 160 sccm至170 sccm。在一具體例中，離子增長型化學氣相沉積工藝在溫度 為40(TC、壓力為5.5托爾、N2O流量與SiH4流量比值為0.57、通入的N20流量與SiH4流量分別為90sccm與168sccm以及高頻功率為120瓦的條件下進行 沉積。之后，請參照圖3C，在超富含硅氧化硅層106上形成一上介電層108。上 介電層108之材質例如氧化硅。形成上介電層108的方法包括低壓化學氣相沉 積法。在一實施例中，上介電層108之厚度為70埃至110埃。然后，請參照圖3D，在上介電層108上形成一柵極導電層110。在一實 施例中，柵極導電層110為一摻雜多晶硅層，形成的方法例如以臨場摻雜(工n -Situ)的方式進行化學氣相沉積工藝。在另一實施例中，柵極導電層110為 一摻雜多晶硅層與硅化金屬層所構成，形成的方法例如以臨場摻雜的方式進 行化學氣相沉積工藝以形成摻雜多晶硅層，再以化學氣相沉積工藝形成硅化 金屬層。之后，請參照圖3E，進行圖案化的工藝，在柵極導電層IIO上形成圖案 化光刻膠層(圖中未標出)，并以圖案化的光刻膠層為罩幕，移除部份的柵極 導電層IIO、上介電層108、超富含硅氧化硅層106及遂穿氧化層104，使未 有光刻膠層保護的區域裸露出襯底100的表面，最后再將光刻膠層移除。移 除部份的柵極導電層IIO、上介電層108、超富含硅氧化硅層106及遂穿氧化 層104之方法例如為干式蝕刻法。移除光刻膠層的方法例如是以濕式法如以H 2S04溶液將光刻膠層剝除。在以上的實施例中，是以先形成源極/漏極區的摻雜區再形成柵極結構來 說明之。然而，本發明并不限于此，源極/漏極區的摻雜區也可以在柵極結構 形成之后再形成之。圖4為本發明的對超富含硅氧化硅元件與習知的氮化硅元件進行程序化 的時間(PGM Time)與相對應的啟始電壓變化量(AVT)的關系曲線。曲線400是對超富含硅氧化硅元件(稱之為元件1)進行程序化的時間與相 對應的啟始電壓變化量的關系曲線。元件1是由形成在硅襯底上的厚度為48 埃的遂穿氧化層、厚度為100埃且折射率在248微米波長時為1，7的超富含硅氧化硅層、厚度為90埃的氧化硅介電層以及摻雜多晶硅柵極所構成之元件。 在進行程序化時，在摻雜多晶硅閘極施以-18伏特的電壓來進行-FN(Fowler-N ordheim)程序化。曲線402是習知的氮化硅元件(稱之為元件2)進行程序化的時間與相對應 的啟始電壓變化量的關系曲線。元件2是由形成在硅襯底上的厚度為48埃的 遂穿氧化層、厚度為70埃的氮化硅層、厚度為90埃的氧化硅介電層以及摻 雜多晶硅柵極所構成的元件。在進行程序化時，在摻雜多晶硅閘極施以-18伏 特的電壓來進行-FN程序化。由圖4的結果顯示元件1與元件2進行-FN程序化時，在大于l(T秒且 小于10—2秒期間，元件1所測得的啟始電壓變化值明顯大于元件2的啟始電壓 變化值。此外，從圖4可知當元件1與元件2進行-FN程序化時，當達到相 同啟始電壓變化量(大于2伏特且小于4伏特)時，元件1所需的時間明顯低 于元件2所需的時間。因此，采用本發明的超富含硅氧化硅作為電荷捕捉層 的材質能提升電荷捕捉層的捕捉電荷量并且能提升電荷捕捉層的捕捉電荷速 度。圖5為實驗所得本發明的超富含硅氧化硅(SSRO)元件與富含硅氧化硅(SRO) 元件進行程序化的時間與相對應的啟始電壓變化量的關系曲線。曲線500是對超富含硅氧化硅元件(稱之為元件3)進行程序化的時間與相 對應的啟始電壓變化量的關系曲線。元件3是由形成在硅襯底上的厚度為48 埃的遂穿氧化層、厚度為100埃且折射率在248微米波長時為1. 7的超富含 硅氧化硅層、厚度為90埃的氧化硅介電層以及摻雜多晶硅柵極所構成的元件。 在進行程序化時，在摻雜多晶硅柵極施以-18伏特的電壓來進行-FN程序化。曲線502是對富含硅氧化硅元件(稱之為元件4)進行程序化的時間與相對 應的啟始電壓變化量的關系曲線。元件4是由形成在硅襯底上的厚度為48埃之 遂穿氧化層、厚度為100埃且折射率在248微米波長時為1.56的富含硅氧 化硅層、厚度為90埃的氧化硅介電層以及摻雜多晶硅柵極所構成的元件。在進行程序化時，在摻雜多晶硅柵極施以-18伏特的電壓來進行-FN程序化。 由圖5的結果顯示元件3與元件4進行-FN程序化時，元件3所測得的啟始電壓變化值明顯大于元件4的啟始電壓變化值。此外，從圖5可知當元件3與元件4進行-FN程序化時，當達到相同啟始電壓變化量時，元件3所需的時間明顯低于元件4所需的時間。綜上所述，本發明采用超富含硅氧化硅做為非易失性存儲單元的電荷捕捉層，其可提升電荷捕捉層的捕捉電荷量，且能提升電荷捕捉層的捕捉電荷速度。所應理解的是，以上所述為本發明的較佳實施例，并不用于限定本發明 的保護范圍，凡在本發明的精神和原則之內，所做的任何修改、等同替換、 改進等，均應包含在本實用新型的保護范圍之內。
權利要求
1.一種超富含硅氧化硅非易失性存儲單元，其特征在于，包括一柵極導電層，其位于一襯底上方；一源極/漏極區，其位于所述柵極導電層兩側的所述襯底中；一遂穿氧化層，其位于所述柵極導電層與所述襯底之間；一超富含硅氧化硅層，其做為一電荷捕捉層，位于所述柵極導電層與所述遂穿氧化層之間；以及一上介電層，其位于所述柵極導電層與所述超富含硅氧化硅層之間。
2. 如權利要求l所述的超富含硅氧化硅非易失性存儲單元，其特征在于， 所述超富含硅氧化層的折射率在248微米波長時為1. 7至2. 0之間。
3. 如權利要求2所述的超富含硅氧化硅非易失性存儲單元，其特征在于， 其中所述超富含硅氧化硅層的折射率為1. 7。
4. 如權利要求1所述的超富含硅氧化硅非易失性存儲單元，其特征在于， 其中所述超富含硅氧化硅層的厚度為80埃至120埃；所述上介電層的厚度為 70埃至110埃以及所述遂穿氧化層的厚度為40埃至50埃。
5. —種團聚物非易失性存儲單元，其特征在于，包括 一柵極導電層，其位于一襯底上方；一源極/漏極區，其位于所述柵極導電層兩側的所述襯底中； 一遂穿氧化層，其位于所述柵極導電層與所述襯底之間； 一電荷捕捉層，其位于所述柵極導電層與所述遂穿氧化層之間，該電荷 捕捉層包括一絕緣層以及多數個團聚物位于所述絕緣層中；以及 一上介電層，位于所述柵極導電層與所述電荷捕捉層之間。
6. 如權利要求5所述的團聚物非易失性存儲單元，其特征在于，所述團 聚物是由硅原子構成。
7. 如權利要求5所述的團聚物非易失性存儲單元，其特征在于，其中所述電荷捕捉層的折射率在248微米波長時為1. 7至2. 0之間。
8. 如權利要求7所述的團聚物非易失性存儲單元，其特征在于，其中所 述電荷捕捉層的折射率為1.7。
9. 如權利要求5所述的團聚物非易失性存儲單元，其特征在于，其中所 述電荷捕捉層的厚度為80埃至120埃；所述上介電層的厚度為70埃至110 埃以及所述遂穿氧化層之厚度為40埃至50埃。
10. —種超富含硅氧化硅非易失性存儲單元的制造方法，其特征在于，包括于一襯底中形成一源極/漏極區； 于所述襯底上形成一遂穿氧化層；于所述遂穿氧化層上形成一超富含硅氧化硅層，做為一電荷捕捉層； 在所述超富含硅氧化層上形成一上介電層；以及 在所述上介電層上形成一柵極導電層。
11. 如權利要求10所述的超富含硅氧化硅非易失性存儲單元的制造方法， 其特征在于，其中形成所述超富含硅氧化硅層的方法包括于所述遂穿氧化層上形成一氧化硅層，并同時于所述氧化硅層中形成多 數個硅原子團聚物。
12. 如權利要求10所述的超富含硅氧化硅非易失性存儲單元的制造方法， 其特征在于，其中形成所述超富含硅氧化層的方法包括離子增長型化學汽相 沉積工藝。
13. 如權利要求12所述的超富含硅氧化硅非易失性存儲單元的制造方法， 其特征在于，其中所述離子增長型化學汽相沉積工藝過程中通入一反應氣體， 其包括流量比值為0. 5至1的N20與SiH4。
14. 如權利要求13所述的超富含硅氧化層非易失性存儲單元的制造方法， 其特征在于，其中施行所述離子增長型化學汽相沉積工藝所通入的N20流量為 80sccm至100sccm或所通入的S川4流量為160sccm至180sccm。
15.如權利要求12所述的超富含硅氧化層非易失性存儲單元的制造方法，其特征在于，其中施行所述離子增長型化學汽相沉積工藝的操作條件至少滿足下列條件之一，溫度為350。C至450。C，壓力為2.5托爾至8.5托爾，或高 頻功率為"O瓦至130瓦。
16.如權利要求10所述的超富含硅氧化層非易失性存儲單元的制造方法， 其特征在于，其中所述超富含硅氧化層的厚度為80埃至120埃。
17.如權利要求10所述的超富含硅氧化層非易失性存儲單元的制造方法， 其特征在于，其中所述超富含硅氧化硅層的折射率在248微米波長時為1.7至2. O之間。
全文摘要
一種超富含硅氧化硅非易失性存儲單元及其制造方法，包括位于襯底上的柵極導電層、位于柵極導電層兩側之襯底中的源極/漏極區、位于柵極導電層與襯底之間的遂穿氧化層、位于柵極導電層與遂穿氧化層之間做為電荷捕捉層的超富含硅氧化硅層以及位于柵極導電層與超富含硅氧化硅層之間的上介電層。
文檔編號H01L21/70GK101335306SQ20071011268
公開日2008年12月31日 申請日期2007年6月27日 優先權日2007年6月27日
發明者盧棨彬, 羅興安 申請人:旺宏電子股份有限公司