專利名稱：疊層電容器的制作方法
技術領域：
本發明涉及一種適合用于使向ic電源端子供給的電源電流穩定的去
耦電路等的疊層電容器。
背景技術：
以往，在IC與電源之間相對IC并列連接去耦電路，通過去耦電路使
電源電流中的交流成分迂回，并僅將直流成分向ic供給。這樣的去耦電
路的功能，通過在從低頻至高頻為止的較寬的頻帶中使阻抗比規定的值低 從而能得到。通常，去耦電路是由多個電容器構成的。電容器由于除靜電
電容之外還具有等效串連阻抗(以下稱作ESL)，故而僅在基于該ESL和 靜電電容的自諧振頻率附近的頻帶中阻抗較低，因此去耦電路是通過將自 諧振頻率不同的多個電容器并聯配置而構成的。為了使去耦電路的電路規 模小，必須使構成的電容器的數目少，因此，單獨地，只要釆用能使阻抗 較低的頻帶變寬的電容器即可。例如以往，去耦電路中適合采用疊層電容 器。
圖4是表示以往的疊層電容器的一例的外觀立體圖。作為去耦電路中 以往采用的疊層電容器40，已知有疊層電容器40，例如，如JP特開2004 —296940號公報中所公開的那樣，該疊層電容器40具備將多個長方形 狀的電介質層42在疊層方向上層疊而形成的長方體狀的疊層體41;在該 疊層體41的內部按照夾持電介質層42而相互對置的方式交替配置的多個 第一內部電極以及第二內部電極(未圖示)；從疊層體41的左右面到上下 面兩方貫穿疊層方向而形成的、且將各個第一內部電極以及各個第二內部 電極分別電連接的第一外部電極45以及第二外部電極46，其中，上述左 右面與垂直于疊層方向且平行于電介質層42的長度方向的方向相垂直， 上述上下面與垂直于疊層方向且平行于和電介質層42的長度方向垂直的 寬度方向的方向相垂直；該疊層電容器40，將疊層體41的上下面中的任一方作為安裝面。
這樣的疊層電容器40，通過并聯排列多個形成于第一內部電極和第二 內部電極之間的靜電電容，從而得到較高的靜電電容。并且，通過將疊層 體41的上下面作為安裝面，從而能夠使在各個第一內部電極以及第二內
部電極中流動的電流的路徑變短，使ESL變低。另一方面，己知為，電容 器的阻抗在自諧振頻率為最小，在比自諧振頻率低的頻率側與靜電電容幾 乎成反比例，在高頻側與ESL幾乎成比例。若考慮到這些，則疊層電容器 40因具有較高的靜電電容和較低的ESL，故而在自諧振頻率的低頻側以及 高頻側雙方在很寬的范圍內阻抗低，因此可知，單獨地，能使阻抗較低的 頻帶變寬。因此，疊層電容器40適于作為用于去耦電路的電容器。
然而，上述以往的疊層電容器40，為了使ESL變低，而使電流的路 徑變短，故而等效串連電阻(以下稱作ESR)也變低，因此自諧振頻率附 近的阻抗變得過低。圖5為表示去耦電路中的阻抗特性的曲線圖，橫軸表 示頻率(單位MHz)，縱軸表示阻抗lzl (單位Q)。圖中的虛線的特性 曲線x以及特性曲線y分別表示構成去耦電路的不同的兩個電容器的阻抗 特性，實線的特性曲線z表示去耦電路的阻抗特性。如圖5所示，在去耦 電路中采用多個這樣的疊層電容器40的情況下，去耦電路的阻抗特性在 自諧振頻率相接近的兩個電容器之間形成的反諧振頻率r附近變得過高。 這樣的去耦電路，阻抗因頻率而大大變動，因此存在因頻率而導致使電源 電流的交流成分迂回的功能不能工作的問題。
為了解決這樣的問題，針對去耦電路所采用的電容器，需要控制ESR 使ESR不會變得過低。然而，為了提高ESR，在單純使電流路徑變長的 情況下，存在ESL也變高的問題。為了提高ESR，雖然還存在單純使電 流路徑變窄的方法，但即使采用該方法，也仍然存在ESL變高的問題。例 如，在上述的以往的疊層電容器40中，若使第一外部電極45和第二外部 電極46之間的間隔變長，使第一內部電極以及第二內部電極中流動的電 流的路徑變長，則能夠使ESR變高，相反ESL也變高。
發明內容
本發明就是鑒于上述這樣的以往的疊層電容器中的問題而提出的，其目的在于提供一種可保持ESL較低同時可控制ESR的疊層電容器。
本發明是一種疊層電容器，包括
將多個長方形狀的電介質層在疊層方向上層疊而成的長方體狀的疊
層體；
多個第一內部電容電極以及第二內部電容電極，其在該疊層體的內部 按照夾持上述電介質層而相互對置的方式交替配置，且具有在上述疊層體 的左右面分別導出的電容電極導出部，其中，上述左右面與垂直于疊層方
向且平行于電介質層的長度方向的方向相垂直；
第一外部中繼電極，其分別形成于上述左右面，且連接上述第一內部 電容電極的上述電容電極導出部；
第二外部中繼電極，其分別形成于上述左右面，且連接上述第二內部 電容電極的上述電容電極導出部；
第一內部中繼電極，其在上述疊層體的內部配置在與上述第一內部電 容電極以及第二內部電容電極不同的電介質層之間，具有在上述左右面導 出且與上述第一外部中繼電極連接的中繼電極導出部，并且具有在上述疊 層體的上下面分別引出的引出部，其中，上述上下面與垂直于疊層方向且 平行于和電介質層的長度方向垂直的寬度方向的方向相垂直；
第二內部中繼電極，其在上述疊層體的內部在與上述第一內部電容電
極以及第二內部電容電極不同的電介質層之間按照夾持上述電介質層而 與上述第一內部中繼電極相對置的方式配置，具有在上述左右面導出且與 上述第二外部中繼電極連接的中繼電極導出部，并且具有在上述疊層體的 上下面分別引出的引出部；
第一外部端子電極，其形成于上述上下面的各個面，且連接上述第一 內部中繼電極的上述引出部；以及
第二外部端子電極，其形成于上述上下面的各個面，且連接上述第二 內部中繼電極的上述引出部。
根據本發明，因存在配置在第一內部電容電極與第一外部端子電極之 間的第一內部中繼電極、與配置在第二內部電容電極與第二外部端子電極 之間的第二內部中繼電極，從而疊層電容器的內部的電流路徑變長，因此 疊層電容器的ESR大大增加。當要使ESR的增加量變少時，只要使第一內部中繼電極以及第二內部中繼電極的數目變多且并聯地增加電阻成分 即可。并且，雖然這些第一內部中繼電極以及第二內部中繼電極，分別具 有電感，但通過以夾持電介質層的形式對置，從而各自所具有的電感相抵
消，因此作為疊層電容器可保持ESL低。這樣，根據本發明的疊層電容器， 可在保持ESL低的同時控制ESR。
另外，因在疊層體的上下面的任一面都形成第一外部端子電極以及第 二外部端子電極，故而能夠將疊層體的上下面的任一面作為與電路基板相 對的安裝面，對在電路基板安裝的方向的限制小。進而，疊層體是將多個 長方形狀的電介質層在疊層方向上層疊而成的，由于作為安裝面的上下面 與疊層體的重心之間的距離比左右面與疊層體的重心之間的距離短，因此 在安裝在電路基板上時疊層電容器難以倒下。
另外，在本發明中，優選上述第一外部端子電極以及上述第二外部端 子電極，分別交替形成多個。
根據本發明，當第一外部端子電極以及第二外部端子電極分別交替形 成多個時，從第一內部中繼電極向第一外部端子電極流動的電流、以及從 第二內部中繼電極向第二外部端子電極流動的電流分散形成多個電流路 徑，電感變低。進而，由在相鄰的第一內部中繼電極的引出部以及第二內 部中繼電極的引出部中流動的電流所產生的電感相抵消。這樣，由于分散 后變低的電感進一步被抵消，因此可使ESL變低。
另夕卜，本發明中，優選上述第一內部電容電極、上述第二內部電容電 極、上述第一內部中繼電極、以及上述第二內部中繼電極，相對于通過與 上述疊層體的疊層方向垂直的前后面的中央的對稱軸呈軸對稱。
根據本發明，由于第一內部電容電極、第二內部電容電極、第一內部 中繼電極以及第二內部中繼電極，相對于通過前后面的中央的對稱軸呈軸 對稱，即使將疊層體的上下面中的任一方作為安裝面，特性也沒有變化， 因此對在電路基板安裝的方向的限制少。
另外，本發明中，優選使上述第一外部中繼電極以及上述第二外部中 繼電極的寬度比上述第一外部端子電極以及上述第二外部端子電極的寬 度窄。
根據本發明，在使第一外部中繼電極以及第二外部中繼電極的寬度比第一外部端子電極以及第二外部端子電極的寬度窄時，由于能夠使左右面 的面積小，因此可實現疊層電容器的薄型化。
另外，在本發明中，優選使上述第一外部中繼電極與上述第二外部中 繼電極之間的間隔比上述第一外部端子電極與上述第二外部端子電極之 間的間隔窄。
根據本發明，在使第一外部中繼電極與第二外部中繼電極之間的間隔 比第一外部端子電極與第二外部端子電極之間的間隔窄時，由于能夠使左 右面的面積小，因此除可實現疊層電容器的薄型化以外，由于使在第一外 部中繼電極以及第二外部中繼電極中分別流動的電流的電感相抵消的效 果變高，因此可使ESL更低。
另外，在本發明中，優選多個上述第一內部中繼電極以及上述第二內 部中繼電極的配對在上述疊層體的疊層方向上等間隔地配置。
根據本發明，當多個第一內部中繼電極以及第二內部中繼電極的配對 在上述疊層體的疊層方向上等間隔地配置時，能夠實現在疊層電容器中的 阻抗較低的頻帶中阻抗的變化小。
本發明的目的、特色以及優點，通過下述的詳細說明和附圖能夠更加 明確。
圖1A是表示本發明的一實施方式的疊層電容器的外觀立體圖。
圖1B是除圖1A的疊層電容器的第一外部中繼電極、第二外部中繼 電極、第一外部端子電極以及第二外部端子電極以外的外觀立體圖
圖2A是從疊層體的前方看形成了圖1的疊層電容器的第一內部電容 電極的電介質層的俯視圖。
圖2B是從疊層體的前方看形成了圖1的疊層電容器的第二內部電容 電極的電介質層的俯視圖。
圖2C是從疊層體的前方看形成了圖1的疊層電容器的第一內部中繼 電極的電介質層的俯視圖。
圖2D是從疊層體的前方看形成了圖1的疊層電容器的第二內部中繼 電極的電介質層的俯視圖。圖3是表示疊層電容器的阻抗特性的曲線圖。
圖4是表示以往的疊層電容器的一例的外觀立體圖。
圖5是表示去耦電路的阻抗特性的曲線圖。
具體實施例方式
以下，參照附圖對本發明的優選實施方式詳細進行說明。
圖1A為表示本發明的一實施方式的疊層電容器的外觀立體圖。圖IB 為除去圖1A的疊層電容器的第一外部中繼電極、第二外部中繼電極、第 一外部端子電極以及第二外部端子電極以外的外觀立體圖。圖2A 圖2D 分別為從疊層體的前方看形成了圖1的疊層電容器的第一內部電極、第二 內部電容電極、第一內部中繼電極以及第二內部中繼電極的電介質層的俯 視圖。這些圖所示的本發明的疊層電容器IO，大概來說具備將多個電介 質層2在疊層方向上層疊而成的疊層體1;在該疊層體1的內部按照夾持 電介質層2而相互對置的方式交替配置而形成的多個第一內部電容電極 3、第二內部電容電極4、第一內部中繼電極5以及第二內部中繼電極6; 在疊層體1的左右面的各個面形成的第一外部中繼電極13以及第二外部 中繼電極14;和在疊層體1的上下面的各個面形成的第一外部端子電極 15以及第二外部端子電極16。另外，疊層體1的左右面是疊層體1的與 垂直于疊層方向且平行于電介質層的長度方向的方向相垂直的面。疊層體 1的上下面是疊層體1的與垂直于疊層方向且平行于和電介質層的長度方 向垂直的寬度方向的方向相垂直的面。
疊層體1是將多個長方形狀的電介質層2例如層疊70層 1000層所 形成的長方體狀的電介質塊。另外，在圖1中為了對本實施方式進行簡略 化說明，省略表示電介質層2的疊層數。
電介質層2是以每一層lpm 5pm的厚度形成長方形狀。作為材料， 采用以例如鈦酸鋇、鈦酸鈣、鈦酸鍶等介電常數比較高的陶瓷為主要成分 的電介質材料。
第一內部電容電極3以及第二內部電容電極4，為了保持與外部的絕 緣性，以其周緣部與電介質層2的周緣部相比位于更內側一些的形狀形成 0.5pm 2nm的厚度。作為材料，采用例如以鎳、銅、鎳一銅、銀一鈀等金屬為主要成分的導體材料。第一內部電容電極3具有在疊層體1的左右
面la、 lc分別導出的電容電極導出部3a，第二內部電容電極4具有在疊 層體l的左右面la、 lc分別導出的電容電極導出部4a。
第一外部中繼電極13以及第二外部中繼電極14，在疊層體1的左右 面la、 lc至疊層體1的疊層方向以帶狀2nm 70(^m的厚度形成。作為材 料，采用例如以鎳、銅、銀、鈀等金屬為主要成分的導體材料。在第一外 部中繼電極13連接第一內部電容電極3的電容電極導出部3a，在第二外 部中繼電極14連接第二內部電容電極4的電容電極導出部4a。
第一內部中繼電極5以及第二內部中繼電極6，與第一內部電容電極 3以及第二內部電容電極4同樣地，以其周緣部與電介質層2的周緣部相 比位于更內側一些的形狀形成0.5)Lim 2，的厚度。作為材料，也與第一 內部電容電極3以及第二內部電容電極4同樣地，采用例如以鎳、銅、鎳 一銅、銀一鈀等金屬為主要成分的導體材料。
并且，第一內部中繼電極5以及第二內部中繼電極6，在與第一內部 電容電極3以及第二內部電容電極4不同的電介質層2之間按照夾持電介 質層2而對置的方式配置。第一內部中繼電極5具有在疊層體1的左右面 la、 lc導出且與第一外部中繼電極D連接的中繼電極導出部5a，并且具 有在疊層體1的上下面lb、 ld分別引出的引出部5b。第二內部中繼電極 6具有在疊層體1的左右面la、 lc導出且與第二外部中繼電極14連接的 中繼電極導出部6a，并且具有在疊層體1的上下面lb、 ld分別引出的引 出部6b。
另外，在本發明的疊層電容器10中，相對作為由第一內部電容電極3、 第二內部電容電極4、第一內部中繼電極5以及第二內部中繼電極6夾持 的有效層而發揮作用的電介質層2，不是由第一內部電容電極3、第二內 部電容電極4、第一內部中繼電極5以及第二內部中繼電極6夾持而是分 別配置在疊層體l的前后面側的電介質層2，作為保護層發揮作用。另外， 疊層體1的前后面是與疊層體1的疊層方向垂直的面。
第一外部端子電極15以及第二外部端子電極16，是在疊層體1的左 右面la、 lc至疊層方向以帶狀2pm 7(^m的厚度形成。第一外部端子電 極15上連接有第一內部中繼電極5的引出部5b，第二外部端子電極16上連接有第二內部中繼電極6的引出部6b。作為材料，與第一外部中繼電
極13以及第二外部中繼電極14同樣地，采用以例如鎳、銅、銀、鈀等金 屬為主要成分的導體材料。另外，在第一外部端子電極15以及第二外部 端子電極16的表面，為了與在外部的電路基板上安裝時采用的焊錫等之 間良好接合，因此優選形成由鎳等導體材料構成的防止焊錫侵蝕用的鍍 膜，進而優選在其上形成由錫、焊錫或者金等導體材料構成的提高焊錫潤 濕用的鍍膜。
這樣本發明的疊層電容器10，由于以夾持電介質層2的方式形成多個 儲存電荷的第一內部電容電極3以及第二內部電容電極4，因此能夠得到 較高的靜電電容。
本發明的疊層電容器10，由于存在在第一內部電容電極3與第一外部 端子電極15之間配置的第一內部中繼電極5、和在第二內部電容電極4 與第二外部端子電極16之間配置的第二內部中繼電極6，從而疊層電容器 IO的內部的電流路徑變長，因此疊層電容器10的ESR大大增加。例如， 若將第一內部中繼電極5以及第二內部中繼電極6的數量分別設置為5以 下，則能夠大大增加ESR。當要使ESR的增加量變少時，只要使第一內 部中繼電極5以及第二內部中繼電極6的數目變多且并聯增加電阻成分即 可。并且，這些第一內部中繼電極5以及第二內部中繼電極6，分別具有 電感，但由于通過以夾持電介質層2的形式對置，從而各自所具有的電感 相抵消，因此作為疊層電容器10可保持ESL低。這樣，根據本發明的疊 層電容器10，可在保持ESL低的同時控制ESR。
如以上所說明，本發明的疊層電容器IO，由于具有較高的靜電電容和 較低的ESL，因此得到很寬的低阻抗頻帶，且由于按照ESR不會過低的 方式進行控制，因此尤其適于作為去耦電路所采用的電容器。
并且，由于在疊層體1的上下面lb、 ld的任一方都形成第一外部端 子電極15以及第二外部端子電極16，故而可以將疊層體1的上下面lb、 ld的任一方都設為與電路基板相對的安裝面，因此對在電路基板上安裝的 方向的限制少。進而，疊層體l是在疊層方向上層疊多個長方形狀的電介 質層2，故而作為安裝面的上下面lb、 ld與疊層體1的重心之間的距離比 左右面la、 lc與疊層體1的重心之間的距離短，因此還具有在安裝在電路基板上時疊層電容器IO難以倒下的效果。
另外，本發明的疊層電容器IO，由于第一外部端子電極15以及第二
外部端子電極16分別交替形成多個，故而從第一內部中繼電極5向第一 外部端子電極15流動的電流、以及從第二內部中繼電極6向第二外部端 子電極16流動的電流分散后形成多個電流路徑，電感變低。進而，由在 相鄰的第一內部中繼電極5的引出部5b以及第二內部中繼電極6的引出 部6b中流動的電流而產生的電感相抵消。這樣，根據本發明的疊層電容 器10，電路分散電感變低之后，進而電感相抵消而變低，因此可使ESL 變低。
并且，本發明的疊層電容器IO，在第一內部電容電極3、第二內部電 容電極4、第一內部中繼電極5以及第二內部中繼電極6相對于通過前后 面le、 lf中央的對稱軸呈軸對稱時，即使將疊層體1的上下面lb、 ld中 的任一方作為安裝面，特性也不會改變，因此對在電路基板安裝的方向的 限制少。
另外，在本發明的疊層電容器10中，優選使第一外部中繼電極13以 及第二外部中繼電極14的寬度比第一外部端子電極15以及第二外部端子 電極16的寬度窄。當使第一外部中繼電極13以及第二外部中繼電極14 的寬度比第一外部端子電極15以及第二外部端子電極16的寬度窄時，由 于能夠使左右面la、 lc的面積變小，因此可實現疊層電容器10的薄型化。
另夕卜，在本發明的疊層電容器10中，優選使第一外部中繼電極13和 第二外部中繼電極14之間的間隔比第一外部端子電極15與第二外部端子 電極16之間的間隔窄。當使第一外部中繼電極13和第二外部中繼電極14 之間的間隔比第一外部端子電極15與第二外部端子電極16之間的間隔窄 時，由于能夠使左右面la、 lc的面積變小，因此除了能夠實現疊層電容 器10的薄型化之外，而且使在第一外部中繼電極13以及第二外部中繼電 極14中分別流動的電流的電感相抵消的效果變高，因此能夠使ESL變得 更低。
并且，在本發明的疊層電容器10中，優選多個第一內部中繼電極5 以及第二內部中繼電極6的配對在疊層體1的疊層方向上等間隔地配置。 當多個第一內部中繼電極5以及第二內部中繼電極6的配對在疊層體1的疊層方向上等間隔地配置時，在疊層電容器10中的阻抗低的頻帶能夠使 阻抗的變化變小。如果是在疊層體1的內部分別逐個形成40塊第一內部
電容電極3以及第二內部電容電極2，分別逐個形成5塊第一內部中繼電 極5以及第二內部中繼電極6的情況，則只要將第一內部中繼電極5以及 第二內部中繼電極6的配對與10塊第一內部電容電極3以及10塊第二內 部電容電極4交替配置即可。
接著，針對制造本發明的疊層電容器10的方法進行說明。 本發明的疊層電容器10的疊層體1，是通過對由預先制作的電介質材 料的粉末和有機粘合劑構成的疊層體1的前驅體(precursor)進行燒制使 陶瓷燒結而得到的。該疊層體l的前驅體是通過如下方式得到的，g卩，對 將與電介質層2對應的多個長方形狀的區域縱橫排列地配置的、厚度 lpm 10pm的多個陶瓷綠片(Green Sheet)進行層疊來制作疊層片，并 沿著與電介質層2對應的長方形狀的區域的邊界將該疊層片切斷。
本發明的疊層電容器10的第一內部電容電極3、第二內部電容電極4、 第一內部中繼電極5以及第二內部中繼電極6，是通過如下方式形成的， 即，在制作疊層體1的前驅體時，預先在陶瓷綠片上形成與第一內部電容 .電極3、第二內部電容電極4、第一內部中繼電極5以及第二內部中繼電 極6對應的導電體膜的圖案，從而在燒制疊層體1的前驅體時與疊層體1 的制作一起形成。
第一外部中繼電極13、第二外部中繼電極14、第一外部端子電極15 以及第二外部端子電極16，例如通過如下方式而形成，即，在電容電極導 出部3a， 4a、中繼電極導出部5a， 6a、以及引出部5b、 6b從疊層體1露 出的部分中涂敷由預先制作的導體材料的粉末和載色劑(vehicle)構成的 導體膏，進行燒制后燒接從而便能夠形成。
另外，本發明并非限定于上述實施方式的例子，在不脫離本發明的主 旨的范圍內還可以進行各種變更或改良等。
例如，在上述的實施方式的例子中，雖然第一外部中繼電極13以及 第二外部中繼電極14，在疊層體l的左右面la、 lc其表面露出，但也可 以由樹脂等保護膜將表面覆蓋。這種情況下，由于疊層體1的左右面la、 lc被絕緣，因此能夠提高在電路基板上的安裝密度。或者，代替將樹脂等保護膜批覆以覆蓋，也可以通過使第一外部中繼電極13以及第二外部中 繼電極14的表面氧化而使之絕緣。
并且，上述的實施方式的例子中，作為形成第一外部中繼電極13、第 二外部中繼電極14、第一外部端子電極15以及第二外部端子電極16的方 法，雖然采用涂布導體膏進行燒制的方法，但也可以通過通過如下方式形 成，即，將疊層體l浸在非電解銅鍍液中，從而以電容電極導出部3a， 4a、 中繼電極導出部5a， 6a、以及引出部5b， 6b從疊層體1露出的部分為基 點使銅鍍膜析出，從而形成。并且，這種情況下，可以按照將在疊層體1 的上下面lb、 ld導出的虛設電極(dummy electrode)與第一外部端子電 極15或者第二外部端子電極16連接的方式形成于電介質層2之間，這樣 便將第一外部端子電極15以及第二外部端子電極16牢固地粘結于疊層體 1。
實施例
作為本發明的疊層電容器10，制作以下所示構成的試樣1。
疊層體1將縱0.8mm橫1.6mm的長方形狀的電介質層2層疊在疊層 方向上，制造作為疊層方向1.6mm的長方體形狀的電介質塊。關于電介質 層2，采用以鈦酸鋇為主要成分的強電介質陶瓷作為材料。第一內部電容 電極3以及第二內部電容電極4，采用以鎳為主要成分的導體材料作為材 料，在疊層體l的內部分別各交替配置100塊。第一內部中繼電極5以及 第二內部中繼電極6，采用以鎳為主要成分的導體材料作為材料，在疊層 體l的內部分別各交替配置2個。第一外部中繼電極13、第二外部中繼電 極14、第一外部端子電極15以及第二外部端子電極16，采用銅作為材料， 在其表面形成鎳的鍍膜，進而在其表面形成錫的鍍膜。
并且，作為比較例，制作以往的疊層電容器的試樣2。試樣2與試樣 l相比，不具有第一內部中繼電極5以及第二內部中繼電極6，除將疊層 體1的上面作為安裝面這點以外，是與試樣1相同的形狀以及相同的材料。
關于這些試樣1、 2，對1X106 1X109HZ的頻帶的阻抗進行測定。 圖3為表示疊層電容器的阻抗特性的曲線圖，橫軸表示頻率(單位MHz)， 縱軸表示阻抗lzl (單位D)。圖中的實線的特性曲線X表示試樣1 (本 發明的疊層電容器IO)的阻抗特性，虛線的特性曲線Y表示試樣2 (以往的疊層電容器)的阻抗特性。在此，將阻抗比1Q低的頻帶作為實用頻帶。 根據圖3所示的結果可知，試樣1與試樣2相比，阻抗的最小值為3
倍以上。這是基于試樣1因兩塊第一內部中繼電極5以及兩塊第二內部中 繼電極6從而電流路徑變長且ESR變高。并且，試樣1雖然因第一內部中 繼電極5以及第二內部中繼電極6而電流路徑變長，然而由于第一內部中 繼電極5和第二內部中繼電極6以夾持電介質層2的方式對置，從而各自 所產生的電感相抵消，因此ESL的增加量變少，其結果，從自諧振頻率附 近至高頻側阻抗特性幾乎沒有變化。
根據以上結果能確認根據本發明的疊層電容器，因存在在第一內部 電容電極與第一外部端子電極之間配置的第一內部中繼電極、和在第二內 部電容電極與第二外部端子電極之間配置的第二內部中繼電極，從而疊層 電容器的內部的電流路徑變長，因此疊層電容器的ESR大大增加，可控制 ESR。并且能確認雖然這些第一內部中繼電極以及第二內部中繼電極分 別具有電感，但是由于通過以夾持電介質層的形式對置從而各自所具有的 電感相抵消，因此作為疊層電容器可保持ESL低。
本發明，在不脫離其精神或者主要特征的范圍內還能夠以其他各種形 式實施。因此，上述的實施方式從各方面來說只是簡單的例示，本發明的 范圍由權利要求的范圍所示，不受說明書正文限制。進而，屬于權利要求 的范圍內的變形或變更都在本發明的范圍內。
權利要求
1.一種疊層電容器，包括將多個長方形狀的電介質層在疊層方向上層疊而成的長方體狀的疊層體；多個第一內部電容電極以及第二內部電容電極，其在該疊層體的內部按照夾持上述電介質層而相互對置的方式交替配置，且具有在上述疊層體的左右面分別導出的電容電極導出部，其中，上述左右面與垂直于疊層方向且平行于電介質層的長度方向的方向相垂直；第一外部中繼電極，其分別形成于上述左右面，且連接上述第一內部電容電極的上述電容電極導出部；第二外部中繼電極，其分別形成于上述左右面，且連接上述第二內部電容電極的上述電容電極導出部；第一內部中繼電極，其在上述疊層體的內部配置在與上述第一內部電容電極以及第二內部電容電極不同的電介質層之間，具有在上述左右面導出且與上述第一外部中繼電極連接的中繼電極導出部，并且具有在上述疊層體的上下面分別引出的引出部，其中，上述上下面與垂直于疊層方向且平行于和電介質層的長度方向垂直的寬度方向的方向相垂直；第二內部中繼電極，其在上述疊層體的內部在與上述第一內部電容電極以及第二內部電容電極不同的電介質層之間按照夾持上述電介質層而與上述第一內部中繼電極相對置的方式配置，具有在上述左右面導出且與上述第二外部中繼電極連接的中繼電極導出部，并且具有在上述疊層體的上下面分別引出的引出部；第一外部端子電極，其形成于上述上下面的各個面，且連接上述第一內部中繼電極的上述引出部；以及第二外部端子電極，其形成于上述上下面的各個面，且連接上述第二內部中繼電極的上述引出部。
2. 根據權利要求l所述的疊層電容器，其特征在于， 上述第一外部端子電極以及上述第二外部端子電極分別交替形成多個。
3. 根據權利要求l所述的疊層電容器，其特征在于，上述第一內部電容電極、上述第二內部電容電極、上述第一內部中繼 電極、以及上述第二內部中繼電極，相對于通過與上述疊層體的疊層方向 垂直的前后面的中央的對稱軸呈軸對稱。
4. 根據權利要求l所述的疊層電容器，其特征在于，使上述第一外部中繼電極以及上述第二外部中繼電極的寬度比上述 第一外部端子電極以及上述第二外部端子電極的寬度窄。
5. 根據權利要求l所述的疊層電容器，其特征在于，使上述第一外部中繼電極與上述第二外部中繼電極之間的間隔比上 述第一外部端子電極與上述第二外部端子電極之間的間隔窄。
6. 根據權利要求l所述的疊層電容器，其特征在于，多個上述第一內部中繼電極以及上述第二內部中繼電極的配對在上 述疊層體的疊層方向上等間隔地配置。
全文摘要
本發明提供一種可保持ESL低同時控制ESR的疊層電容器。疊層電容器(10)具有多個第一內部電容電極(3)以及第二內部電容電極(4)，其形成于將多個長方形狀的電介質層(2)在疊層方向上層疊而成的長方體形狀的疊層體(1)的內部；第一外部中繼電極(13)以及第二外部中繼電極(14)，其形成在疊層體(1)的左右面；第一內部中繼電極(5)以及第二內部中繼電極(6)，其形成在疊層體(1)的內部，夾持電介質層(2)而對置；和第一外部端子電極(15)以及第二外部端子電極(16)，其分別形成在疊層體(1)的上下面。
文檔編號H01G4/12GK101529538SQ200780039318
公開日2009年9月9日 申請日期2007年10月17日 優先權日2006年10月24日
發明者大澤真一 申請人:京瓷株式會社