技術編號：7810847
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明公開了一種基于FPGA的高速、可變幀視頻顯存設計方法，包括如下步驟視頻源端開始發送視頻源數據，DDR存儲器初始化完成，前端異步FIFO接收數據，前端異步FIFO緩存的數據量到達閾值時前端異步FIFO數據寫入DDR存儲器，DDR存儲器數據存滿一幀時DDR存儲器讀出數據到后端異步FIFO,后端異步FIFO數據量到達閾值時啟動點屏模塊將數據送入屏幕；其中，DDR存儲器內部的存儲地址空間按單幀圖像大小劃分成三塊區域分別記為A、B、C，通過DDR控制器控制DD...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。