<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

GeOI結構及其形成方法

文檔序號:6993996閱讀:636來源:國知局
專利名稱:GeOI結構及其形成方法
技術領域
本發明涉及半導體設計及制造技術領域,特別涉及一種GeOI (絕緣體上Ge)結構及其形成方法。
背景技術
長期以來,金屬-氧化物-半導體場效應晶體管(MOSFET)的特征尺寸一直遵循著所謂的摩爾定律(Moore’ s law)不斷按比例縮小,其工作速度越來越快,但是,對于基于Si材料本身的而言,已經接近于物理與技術的雙重極限。因而,人們為了不斷提升 MOSFET器件的性能提出了各種各樣的方法,從而MOSFET器件的發展進入了所謂的后摩爾 (More-Than-Moore)時代。基于異質材料結構尤其是Si基Ge材料等高載流子遷移率材料系統的高遷移率溝道工程是其中的一種卓有成效的技術。例如,將Ge與具有SiO2絕緣層的Si片直接鍵合形成GeOI結構就是一種具有高空穴遷移率的Si基Ge材料,具有很好的應用前景。現有GeOI結構是將Ge與SiO2等絕緣氧化物直接鍵合,或者Ge上形成有再與硅片鍵合。現有技術存在的缺點是,在GeOI技術中如果直接在絕緣氧化物襯底之上形成 Ge材料,由于Ge材料與絕緣氧化物之間的接觸界面比較差,尤其是界面態密度很高,從而引起比較嚴重的散射和漏電,最終影響了器件性能。

發明內容
本發明的目的旨在至少解決上述技術缺陷之一,特別是解決目前GeOI結構中Ge 與氧化物絕緣體之間界面態很差的缺陷。為達到上述目的,本發明一方面提出一種GeOI的形成方法,包括以下步驟在第一襯底之上形成含Ge層;采用鍶Sr或鋇Ba對所述含Ge層的第一表面進行處理以形成第一鈍化薄層;將所述第一襯底、所述含Ge層及所述第一鈍化薄層翻轉并轉移至表面有氧化物絕緣層的硅襯底;和去除所述第一襯底。在本發明的一個實施例中,在所述去除第一襯底之后,還包括采用鍶或鋇對所述含Ge層的第二表面進行處理以形成第二鈍化薄層。在本發明的一個實施例中,還包括在所述第二鈍化薄層之上形成柵介質層;在所述柵介質層之上形成柵電極;和在所述含Ge層之中形成源極和漏極。在本發明的一個實施例中,還包括對所述含Ge層的第二表面進行處理以形成 GeSi鈍化薄層。在本發明的一個實施例中,通過鍵合方式將所述第一鈍化薄層與所述表面有氧化物絕緣層的硅襯底相連。在本發明的一個實施例中,所述含Ge層為應變Ge層、應變的GeSi層、弛豫Ge或弛豫GeSi本發明再一方面還提出了一種GeOI結構,包括表面有氧化物絕緣層的硅襯底;
3和形成在所述表面有氧化物絕緣層的硅襯底之上的含Ge層,其中,所述含Ge層與所述表面有氧化物絕緣層的硅襯底之間形成有第一鈍化薄層,所述第一鈍化薄層為鍶鍺化物或鋇鍺化物。在本發明的一個實施例中,還包括形成在所述含Ge層之上的第二鈍化薄層,所述第二鈍化薄層為鍶鍺化物或鋇鍺化物。在本發明的一個實施例中,還包括形成在所述第二鈍化薄層之上的柵介質層; 形成在所述柵介質層之上的柵電極;和形成在所述含Ge層之中的源極和漏極。在本發明的一個實施例中,還包括形成在所述含Ge層之上的GeSi鈍化薄層。在本發明的一個實施例中,所述表面有氧化物絕緣層的硅襯底和所述含Ge層之間通過鍵合方式相連。在本發明的一個實施例中,所述含Ge層為應變Ge層、應變的GeSi層、弛豫Ge或弛豫GeSi。在本發明實施例中鍶鍺化物或鋇鍺化物形成的鈍化薄層屬于半導體,因此不僅可以改善Ge材料與絕緣氧化物之間的界面態問題,降低該界面處的漏電和散射,另外也不會過度降低Ge材料的遷移率性能。本發明附加的方面和優點將在下面的描述中部分給出,部分將從下面的描述中變得明顯,或通過本發明的實踐了解到。


本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解,其中圖1為本發明實施例的GeOI結構的示意圖;圖2-6為本發明實施例的GeOI結構的形成方法的中間步驟示意圖。
具體實施例方式下面詳細描述本發明的實施例,所述實施例的示例在附圖中示出,其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的,僅用于解釋本發明,而不能解釋為對本發明的限制。下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開,下文中對特定例子的部件和設置進行描述。當然,它們僅僅為示例,并且目的不在于限制本發明。此外,本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的,其本身不指示所討論各種實施例和/或設置之間的關系。此夕卜,本發明提供了的各種特定的工藝和材料的例子,但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之 “上”的結構可以包括第一和第二特征形成為直 接接觸的實施例,也可以包括另外的特征形成在第一和第二特征之間的實施例,這樣第一和第二特征可能不是直接接觸。如圖1所示,為本發明實施例的GeOI結構的示意圖。該GeOI結構包括表面有氧化物絕緣層的硅襯底1100和形成在表面有氧化物絕緣層的硅襯底1100之上的含Ge層1200, 其中,含Ge層1200與表面有氧化物絕緣層的硅襯底1100之間形成有第一鈍化薄層1300。 在本發明實施例中,第一鈍化薄層1300采用鍶Sr或鋇Ba對含Ge層1200的第一表面進行處理形成的為鍶鍺化物或鋇鍺化物。在本發明的一個實施例中,表面有氧化物絕緣層的硅襯底1100包括Si襯底,及形成在Si襯底之上的SiO2絕緣層。在本發明的另一個實施例中,含Ge層1200為應變Ge層、應變的GeSi層、弛豫Ge或弛豫GeSi。由于鍶鍺化物或鋇鍺化物形成的鈍化薄層屬于半導體,因此不僅可以改善Ge材料與絕緣氧化物之間的界面態問題,降低該界面處的漏電和散射,另外也不會過度降低Ge材料的遷移率性能。在本發明的一個實施例中,該GeOI結構還包括形成在所述含Ge層之上的第二鈍化薄層1400。其中,同樣地,第二鈍化薄層1400采用鍶Sr或鋇Ba對含Ge層1300的第二表面進行處理形成的為鍶鍺化物或鋇鍺化物。當然在本發明的其他實施例中,也可通過其他方式形成第二鈍化薄層1400,即該第二鈍化薄層1400為GeSi。在本發明的一個實施例中,該GeOI結構還包括形成在第二鈍化薄層1400之上的柵介質層1500和形成在柵介質層1500之上的柵電極1600,以及形成在含Ge層1300之中的源極和漏極1700。如圖2-6所示,為本發明實施例的GeOI結構的形成方法的中間步驟示意圖。該方法包括以下步驟步驟SlOl,提供第一襯底2000,其中,第一襯底為Si襯底或者Ge襯底。當然在本發明的其他實施例中,還可采用其他襯底。在本發明實施例中第一襯底可重復使用,從而降低制造成本。步驟S102,在第一襯底2000之上形成含Ge層1200,如圖2所示。在本發明的一個實施例中,含Ge層1200可為應變Ge層、應變的GeSi層、弛豫Ge或弛豫GeSi。步驟S103,采用鍶Sr或鋇Ba對含Ge層1200的第一表面進行處理以形成第一鈍化薄層1300,該第一鈍化薄層1300為鍶鍺化物或鋇鍺化物,如圖3所示。步驟S104,將第一襯底2000、含Ge層1200及第一鈍化薄層1300翻轉并轉移至表面有氧化物絕緣層的硅襯底1100,如圖4所示。在本發明的一個實施例中,通過鍵合方式將第一鈍化薄層1300與表面有氧化物絕緣層的硅襯底1100相連。步驟S105,去除第一襯底2000,如圖5所示。步驟S106,采用鍶或鋇對含Ge層1200的第二表面進行處理以形成第二鈍化薄層 1400,該第二鈍化薄層1400為鍶鍺化物或鋇鍺化物,如圖6所示。同樣地,在本發明的其他實施例中,也可通過其他方式形成第二鈍化薄層1400,即該第二鈍化薄層1400為GeSi。步驟S107,在第二鈍化薄層1400之上形成柵介質層1500,在柵介質層1500之上形成柵電極1600,并在含Ge層1200之中形成源極和漏極1700,如圖1所示。 在本發明實施例中鍶鍺化物或鋇鍺化物形成的鈍化薄層屬于半導體,因此不僅可以改善Ge材料與絕緣氧化物之間的界面態問題,降低該界面處的漏電和散射,另外也不會過度降低Ge材料的遷移率性能。盡管已經示出和描述了本發明的實施例,對于本領域的普通技術人員而言,可以理解在不脫離本發明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型,本發明的范圍由所附權利要求及其等同限定。
權利要求
1.一種GeOI的形成方法,其特征在于,包括以下步驟 在第一襯底之上形成含Ge層;采用鍶Sr或鋇Ba對所述含Ge層的第一表面進行處理以形成第一鈍化薄層; 將所述第一襯底、所述含Ge層及所述第一鈍化薄層翻轉并轉移至表面有氧化物絕緣層的硅襯底;和去除所述第一襯底。
2.如權利要求1所述的GeOI的形成方法,其特征在于,在所述去除第一襯底之后,還包括采用鍶或鋇對所述含Ge層的第二表面進行處理以形成第二鈍化薄層。
3.如權利要求2所述的GeOI的形成方法,其特征在于,還包括 在所述第二鈍化薄層之上形成柵介質層;在所述柵介質層之上形成柵電極;和在所述含Ge層之中形成源極和漏極。
4.如權利要求1所述的GeOI的形成方法,其特征在于,在所述去除第一襯底之后,還包括對所述含Ge層的第二表面進行處理以形成GeSi鈍化薄層。
5.如權利要求1所述的GeOI的形成方法,其特征在于,通過鍵合方式將所述第一鈍化薄層與所述表面有氧化物絕緣層的硅襯底相連。
6.如權利要求1所述的GeOI的形成方法,其特征在于,所述含Ge層為應變Ge層、應變的GeSi層、弛豫Ge或弛豫GeSi。
7.一種GeOI結構,其特征在于,包括 表面有氧化物絕緣層的硅襯底;和形成在所述表面有氧化物絕緣層的硅襯底之上的含Ge層,其中,所述含Ge層與所述表面有氧化物絕緣層的硅襯底之間形成有第一鈍化薄層,所述第一鈍化薄層為鍶鍺化物或鋇鍺化物。
8.如權利要求7所述的GeOI結構,其特征在于,還包括形成在所述含Ge層之上的第二鈍化薄層,所述第二鈍化薄層為鍶鍺化物或鋇鍺化物。
9.如權利要求8所述的GeOI結構,其特征在于,還包括 形成在所述第二鈍化薄層之上的柵介質層;形成在所述柵介質層之上的柵電極;和形成在所述含Ge層之中的源極和漏極。
10.如權利要求7所述的GeOI結構,其特征在于,還包括 形成在所述含Ge層之上的GeSi鈍化薄層。
11.如權利要求7所述的(ieOI結構,其特征在于,所述表面有氧化物絕緣層的硅襯底和所述含Ge層之間通過鍵合方式相連。
12.如權利要求7所述的GeOI結構,其特征在于,所述含Ge層為應變Ge層、應變的 GeSi層、弛豫Ge或弛豫GeSi。
全文摘要
本發明提出一種GeOI的形成方法,包括以下步驟在第一襯底之上形成含Ge層;采用鍶Sr或鋇Ba對所述含Ge層的第一表面進行處理以形成第一鈍化薄層;將所述第一襯底、所述含Ge層及所述第一鈍化薄層翻轉并轉移至表面有氧化物絕緣層的硅襯底;和去除所述第一襯底。在本發明實施例中鍶鍺化物或鋇鍺化物形成的鈍化薄層屬于半導體,因此不僅可以改善Ge材料與絕緣氧化物之間的界面態問題,降低該界面處的漏電和散射,另外也不會過度降低Ge材料的遷移率性能。
文檔編號H01L29/78GK102157432SQ201110025618
公開日2011年8月17日 申請日期2011年1月24日 優先權日2011年1月24日
發明者王敬, 許軍, 郭磊 申請人:清華大學
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影