專利名稱：嵌埋電子組件的封裝結構及其制法的制作方法
技術領域：
本發明涉及ー種封裝結構，尤指一種嵌埋電子組件的封裝結構及其制法。
背景技術：
隨著半導體封裝技術的演進,半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為滿足封裝結構高積集度(Integration)以及微型化(Miniaturization)的封裝需求，封裝形式遂發展出打線式(Wire bonding)或覆晶式(Flip Chip)封裝形態，其主要通過將芯片借由金線電性連接導線架、或將芯片借由焊錫凸塊電性連接封裝基板。如圖I所示，其為ー現有覆晶式封裝結構的剖面圖，該封裝結構I包括一封裝基 板10，其具有覆晶面IOa與植球面10b，該覆晶面IOa上具有焊錫凸塊100 ;芯片11，其借由錫球110對應覆晶結合于該焊錫凸塊100上；以及焊球16，其形成于該植球面IOb上。然，現有覆晶封裝結構I中，該封裝基板10的線路為微小等級，使該芯片11的錫球110的間距無法縮小，而使該封裝結構I難以滿足微型化的需求。此外，于覆晶制程中，該封裝基板10需形成焊錫凸塊100，且該芯片11需形成錫球110，使得當封裝結構I作用吋，該芯片11與封裝基板10之間的訊號傳輸路徑過長，且傳輸時需經過不同介質(焊錫凸塊100與錫球110)，因而導致訊號容易損失。因此，如何克服上述現有技術中的種種問題，實已成目前亟欲解決的課題。
發明內容
鑒于上述現有技術的缺失，本發明的主要目的在于提供一種嵌埋電子組件的封裝結構及其制法，可縮短該芯片與承載板之間的訊號傳輸路徑，有效避免訊號損失。本發明所提供的嵌埋電子組件的封裝結構包括承載板，其具有開ロ與金屬層，且令該金屬層覆蓋于該開ロ的一端;芯片，其收納于該開ロ中，且具有相対的作用面與非作用面，該作用面上具有多個電極墊，且各該電極墊上具有焊錫凸塊，而該非作用面接置于該金屬層上；介電層，其覆于該承載板及芯片上且包覆該焊錫凸塊，并填入該芯片與該開ロ壁面之間，又該介電層具有多個通孔，以對應外露該焊錫凸塊；線路層，其設于該介電層上，且具有多個電性接觸墊；絕緣保護層，其敷設于該介電層與線路層上，且具有多個第一開孔，令該第一開孔連通該通孔而外露該焊錫凸塊；以及焊錫材，其填充于該第一開孔與該通孔中，以電性連接該線路層與該焊錫凸塊。前述的封裝基板中，該絕緣保護層還具有多個第二開孔，令該些電性接觸墊對應外露各該第二開孔，以供設置焊球。本發明還提供一種嵌埋電子組件的封裝結構，其包括承載板，其具有開ロ與金屬層，且令該金屬層覆蓋于該開ロ的一端；芯片，其收納于該開ロ中，且具有相対的作用面與非作用面，該作用面上具有多個電極墊，且各該電極墊上具有焊錫凸塊，而該非作用面接置于該金屬層上；介電層，其覆于該承載板及芯片上且包覆該焊錫凸塊，并填入該芯片與該開ロ壁面之間；線路層，其設于該介電層上，且具有多個電性接觸墊及位于該介電層中并電性連接該焊錫凸塊的導電盲孔；以及絕緣保護層，其敷設于該介電層與線路層上，且具有多個開孔，以令該電性接觸墊對應外露于各該開孔中。 前述的兩種封裝基板中，該金屬層可為銅層。由上可知，本發明嵌埋電子組件的封裝結構，其借由將芯片收納于該承載板的開口中，使該焊錫材或導電盲孔可電性連接該線路層與該芯片上的焊錫凸塊，以縮短該芯片與承載板之間的訊號傳輸路徑，且傳輸時經過相同介質，所以可避免訊號損失。此外，因該芯片嵌埋于該承載板中，所以該導電盲孔或焊錫材的間距可配合該芯片上的焊錫凸塊的間距，使該焊錫凸塊的間距可依需求而縮小，且該線路層之間的間距也可ー并縮小，因而可滿足微型化的需求。另外，本發明還提供一種嵌埋電子組件的封裝結構的制法，如后所述。
圖I為現有覆晶式封裝結構的剖面圖；圖2A至圖2G為本發明嵌埋電子組件的封裝結構的制法的剖面示意圖；其中，圖2F’及圖2G’為圖2F及圖2G的另ー實施例；以及圖3A至圖3C為本發明嵌埋電子組件的封裝結構的制法的另ー實施例的剖面示意 圖。主要組件符號說明I封裝結構10封裝基板IOa覆晶面IOb植球面100、211 焊錫凸塊11,21芯片110錫球16、26、26 焊球20承載板200開 ロ201金屬層21a作用面21b非作用面210電極墊212粘著層213保護層22、32介電層220通孔23、33線路層230、330 電性接觸墊24、34絕緣保護層
240、240’ 第一開孔241、241’ 第二開孔25、25’焊錫材320盲孔331導電盲孔340開孔。
具體實施例方式以下借由特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所掲示的內容輕易地了解本發明的其它優點及功效。
須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技藝的人士的了解與閱讀，并非用以限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所掲示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”及“一”等的用語，也僅為便于敘述的明了，而非用以限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的范疇。請參閱圖2A至圖2G，其為本發明嵌埋電子組件的封裝結構的制法剖面示意圖。如圖2A所示，首先，提供一具有開ロ 200的承載板20，該承載板20還具有覆蓋于該開ロ 200的ー側的金屬層201。于本實施例中，該承載板20為銅箔基板,該金屬層201為銅層。如圖2B所示，提供一具有相対的作用面21a與非作用面21b的芯片21，該作用面21a上具有多個電極墊210，且于各該電極墊210上具有焊錫凸塊211，將該芯片21收納于該開ロ 200中，且該非作用面21b借由一粘著層212結合于該金屬層201上。于本實施例中，該作用面21a上敷設一保護層213，以覆蓋該電極墊210且與該焊錫凸塊211齊平。如圖2C所示，于該承載板20及芯片21上形成一介電層22，以包覆該焊錫凸塊211，且該介電層22還填入于該芯片21與該開ロ 200壁面之間。如圖2D所示，于該介電層22上沉積銅層，再借由圖案化制程，使該銅層形成具有多個電性接觸墊230的線路層23。如圖2E所示，于該介電層22上借由雷射方式形成多個通孔220，以對應外露該些焊錫凸塊211，且該些通孔220的孔緣連接該線路層23。如圖2F所示，于該介電層22與線路層23上形成ー絕緣保護層24，該絕緣保護層24并形成有多個第一開孔240，以令該第一開孔240連通該通孔220而外露該焊錫凸塊211。于本實施例中，該絕緣保護層24還具有多個第二開孔241，以令該些電性接觸墊230對應外露各該第二開孔241。如圖2G所示，于該第一開孔240與該通孔220中填充焊錫材25，以電性連接該線路層23與該焊錫凸塊211，且將多個焊球26植接于各該電性接觸墊230上。如圖2F’及圖2G’所示，該第一開孔240’可連通該第二開孔241’，使該些焊球26’接觸該焊錫材25’。
本發明的制法，通過先將該芯片21收納于該承載板20的開ロ 200中，再形成線路層23，接著借由焊錫材25電性連接該線路層23與該焊錫凸塊211，以縮短該芯片21與承載板20之間的訊號傳輸路徑，且傳輸時僅經過ー種介質(即焊錫材25)，所以可避免訊號損失。此外，因該芯片21嵌埋于該承載板20中，所以該通孔220的間距可配合該焊錫凸塊211的間距，使該焊錫凸塊211的間距可依需求縮小，而該芯片21的體積將可更薄小，以滿足微型化的需求。另外，該線路層23之間的間距也可ー并縮小。請參閱圖3A至圖3C，其為本發明的另ー種制法的剖面示意圖。本實施例為接續上述實施例的圖2C的制程，且兩者相異處在于電性連接焊錫凸塊與線路層的方式，所以有關本發明封裝結構的相同制程將不再贅述，以下僅說明相異處的制程。 如圖3A所示，于該介電層32中形成多個盲孔320，以對應外露該芯片21的焊錫凸塊 211。如圖3B所示，于該介電層32上形成具有電性接觸墊330的線路層33，且于該盲孔320中形成導電盲孔331以電性連接該線路層33與焊錫凸塊211。如圖3C所示，于該介電層32與線路層33上形成絕緣保護層34，該絕緣保護層34并形成有多個開孔340，以令該電性接觸墊330對應外露于該開孔340中，再將多個焊球26植接于各該電性接觸墊330上。本發明的制法，借由導電盲孔331電性連接該線路層33與該焊錫凸塊211，以縮短該芯片21與承載板20之間的訊號傳輸路徑,且傳輸時僅經過ー種介質(即導電盲孔331),所以可避免訊號損失。此外，該線路層33與該導電盲孔331為相同材質，例如銅，所以可減少焊錫材料的使用量，因而節省制作成本。綜上所述，本發明嵌埋電子組件的封裝結構，主要借由該焊錫材或導電盲孔可電性連接該線路層與該芯片，以縮短該芯片與承載板之間的訊號傳輸路徑，所以可避免訊號損失。此外，因該芯片嵌埋于該承載板中，所以該導電盲孔或焊錫材的間距可配合該焊錫凸塊的間距，使該焊錫凸塊的間距可依需求縮小，因而可滿足微型化的需求。上述實施例僅用以例示性說明本發明的原理及其功效，而非用于限制本發明。任何本領域技術人員均可在不違背本發明的精神及范疇下，對上述實施例進行修改。因此本發明的權利保護范圍，應如權利要求書所列。
權利要求
1.一種嵌埋電子組件的封裝結構，其包括 承載板，其具有開ロ與金屬層，且令該金屬層覆蓋于該開ロ的一端； 芯片，其收納于該開口中，且具有相対的作用面與非作用面，該作用面上具有多個電極墊，且各該電極墊上具有焊錫凸塊，而該非作用面接置于該金屬層上； 介電層，其覆于該承載板及芯片上且包覆該焊錫凸塊，并填入該芯片與該開ロ壁面之間，又該介電層具有多個通孔，以對應外露該焊錫凸塊； 線路層，其設于該介電層上，且具有多個電性接觸墊； 絕緣保護層，其敷設于該介電層與線路層上，且具有多個第一開孔，令該第一開孔連通該通孔而外露該焊錫凸塊；以及 焊錫材，其填充于該第一開孔與該通孔中，以電性連接該線路層與該焊錫凸塊。
2.根據權利要求I所述的嵌埋電子組件的封裝結構，其特征在于，該金屬層為銅層。
3.根據權利要求I所述的嵌埋電子組件的封裝結構，其特征在干，該絕緣保護層還具有多個第二開孔，令該些電性接觸墊對應外露各該第二開孔，以供設置焊球。
4.根據權利要求3所述的嵌埋電子組件的封裝結構，其特征在于，該第一開孔連通該第二開孔，以使該些焊球接觸該焊錫材。
5.一種嵌埋電子組件的封裝結構，其包括 承載板，其具有開ロ與金屬層，且令該金屬層覆蓋于該開ロ的一端； 芯片，其收納于該開ロ中，且具有相対的作用面與非作用面，該作用面上具有多個電極墊，且各該電極墊上具有焊錫凸塊，而該非作用面其接置于該金屬層上； 介電層，其覆于該承載板及芯片上且包覆該焊錫凸塊，并填入該芯片與該開ロ壁面之間； 線路層，其設于該介電層上，且具有多個電性接觸墊及位于該介電層中并電性連接該焊錫凸塊的導電盲孔；以及 絕緣保護層，其敷設于該介電層與線路層上，且具有多個開孔，以令該電性接觸墊對應外露于各該開孔中。
6.根據權利要求5所述的嵌埋電子組件的封裝結構，其特征在于，該金屬層為銅層。
7.—種嵌埋電子組件的封裝結構的制法，其包括 提供一具有開ロ的承載板，該承載板還具有覆蓋于該開ロ的ー側的金屬層； 將ー具有相対的作用面與非作用面的芯片收納于該開口中，使該非作用面接置于該金屬層上，該芯片的作用面上并具有多個電極墊，且各該電極墊上具有焊錫凸塊； 于該承載板及芯片上形成介電層，以包覆該焊錫凸塊，且該介電層還填入于該芯片與該開ロ壁面之間； 于該介電層上形成具有多個電性接觸墊的線路層； 于該介電層上形成多個通孔，以對應外露各該焊錫凸塊，且該通孔的孔緣連接該線路層； 于該介電層與線路層上形成絕緣保護層，該絕緣保護層并形成有多個第一開孔，以令該第一開孔連通該通孔而外露該焊錫凸塊；以及 于該第一開孔與該通孔中填充焊錫材，以電性連接該線路層與該焊錫凸塊。
8.根據權利要求7所述的嵌埋電子組件的封裝結構的制法，其特征在于，該承載板為銅箔基板，且該金屬層為銅層。
9.根據權利要求7所述的嵌埋電子組件的封裝結構的制法，其特征在于，該絕緣保護層還具有多個第二開孔，以令該些電性接觸墊對應外露于各該第二開孔中。
10.根據權利要求9所述的嵌埋電子組件的封裝結構的制法，其特征在于，該制法還包括于該電性接觸墊上形成焊球。
11.根據權利要求10所述的嵌埋電子組件的封裝結構的制法，其特征在于，該第一開孔連通該第二開孔，以使該些焊球接觸該焊錫材。
12.—種嵌埋電子組件的封裝結構的制法，包括 提供一具有開ロ的承載板，該承載板還具有覆蓋于該開ロ的ー側的金屬層； 將ー具有相対的作用面與非作用面的芯片收納于該開口中，使該非作用面接置于該金屬層上，該芯片的作用面上并具有多個電極墊，且各該電極墊上具有焊錫凸塊； 于該承載板及芯片上形成介電層，以包覆該焊錫凸塊，且該介電層還填入于該芯片與該開ロ壁面之間； 于該介電層中形成多個盲孔，以對應外露該焊錫凸塊； 于該介電層上形成具有多個電性接觸墊的線路層，且于該盲孔中形成導電盲孔以電性連接該線路層與焊錫凸塊； 于該介電層與線路層上形成絕緣保護層，該絕緣保護層并形成有多個開孔，以令該電性接觸墊對應外露于該開孔中；以及 將多個焊球植接于各該電性接觸墊上。
13.根據權利要求12所述的嵌埋電子組件的封裝結構的制法，其特征在干，該承載板為銅箔基板，該金屬層為銅層。
全文摘要
一種嵌埋電子組件的封裝結構及其制法，該封裝結構包括具有開口的承載板、收納于該開口中且具有焊錫凸塊的芯片、覆于該承載板及芯片上且包覆焊錫凸塊的介電層、設于該介電層上的線路層、敷設于該介電層與線路層上的絕緣保護層、以及設于該介電層與絕緣保護層中以電性連接該線路層與焊錫凸塊的焊錫材。借由該焊錫材電性連接該線路層與芯片，可縮短該芯片與承載板之間的訊號傳輸路徑，有效避免訊號損失。
文檔編號H01L23/495GK102760715SQ20111030386
公開日2012年10月31日 申請日期2011年9月29日 優先權日2011年4月28日
發明者曾昭崇 申請人:欣興電子股份有限公司