在半導體小片和互連結構周圍形成可穿透膜包封料的半導體器件和方法

專利名稱：：在半導體小片和互連結構周圍形成可穿透膜包封料的半導體器件和方法
技術領域：
：本發明大體涉及半導體器件，并且更具體地涉及在半導體小片和互連結構周圍形成可穿透膜包封料(penetrablefilmencapsulant)的半導體器件和方法。
背景技術：
：半導體器件在現代電子產品中很常見。半導體器件在電氣部件的數量和密度方面不同。分立半導體器件通常包含一種類型的電氣部件，例如發光二極管(LED)、小信號晶體管、電阻器、電容器、電感器以及功率金屬氧化物半導體場效應晶體管(MOSFET)。集成半導體器件典型地包含數百至數百萬的電氣部件。集成半導體器件的實例包括微控制器、微處理器、電荷耦合器件(CCD)、太陽能電池以及數字微鏡器件(DMD)。半導體器件執行各種各樣的功能，諸如信號處理、高速計算、傳送和接收電磁信號、控制電子器件、將日光轉變為電力以及為電視顯示創建視像投射。在娛樂、通信、功率轉換、網絡、計算機以及消費品的領域中都用到半導體器件。還在軍事應用、航空、汽車、工業控制器以及辦公設備中用到半導體器件。半導體器件采用半導體材料的電氣特性。半導體材料的原子結構允許通過電場或基極電流的施加或通過摻雜工藝來操縱其導電率。摻雜將雜質引入半導體材料中以操縱和控制半導體器件的導電率。半導體器件包含有源和無源的電氣結構。包括雙極型晶體管和場效應晶體管在內的有源結構控制電流的流動。通過改變摻雜的程度和電場或基極電流的施加，晶體管或者促進或者限制電流的流動。包括電阻器、電容器以及電感器在內的無源結構創建對于執行各種電氣功能所必要的、電壓與電流之間的關系。無源結構與有源結構電氣相連(electricallyconnected)以形成電路，所述電路使得半導體器件能夠執行高速計算及其他有用的功能。通常利用兩個復雜的制造工藝，即前端制造和后端制造來制造半導體器件，所述前端制造和后端制造分別涉及大概數百個步驟。前端制造涉及多個小片(die)在半導體晶圓的表面上的形成。每個小片典型地是完全相同的并且包含通過使有源部件與無源部件電氣相連而形成的電路。后端制造涉及從已完成的晶圓中分切出單個小片并且對小片進行封裝以提供結構支撐和環境隔離。半導體制造的一個目標在于生產更小的半導體器件。更小的器件典型地消耗更少的功率、具有更高的性能并且可以更高效地生產。另外，更小的半導體器件具有更小的占用面積(footprint)，這對于更小的最終產品而言是所期望的。可通過產生具有更小、密度更高的有源和無源部件的小片的前端工藝的改進來實現更小的小片尺寸。后端工藝可通過電氣互連和封裝材料的改進產生具有更小占用面積的半導體器件封裝。在扇出晶圓級芯片尺度封裝(Fo-WLCSP)中，通常將半導體小片安裝到臨時載體上。典型地通過模具注塑(moldinjection)將包封料沉積在半導體小片和載體上。載體4被去除以露出半導體小片，并且在露出的半導體小片上形成內建互連結構。已知半導體小片在包封期間，特別是在模具注塑期間，豎向和橫向地偏移，這會引起內建互連結構的不對準。將半導體小片固定在載體上以減少小片偏移的一種技術涉及在載體上形成可浸潤焊墊(wettablepad)并且用凸塊(bump)將半導體小片固定到所述可浸潤焊墊上。可浸潤焊墊的形成典型地涉及光刻、蝕刻以及電鍍，這些都是費時且昂貴的制造工藝。可浸潤焊墊和凸塊增加了半導體小片與內建互連結構之間的互連阻抗。通常通過包封料形成多個導電通孔或立柱以得到與層疊的半導體器件的ζ方向豎向電氣互連。導電通孔典型地與包封料共面。導電通孔的最小露出表面面積降低了對于層疊的半導體器件的接合可靠性(jointreliability)。
發明內容存在減少小片偏移以及提高對層疊的半導體器件的接合可靠性的需要。據此，在一個實施例中，本發明是一種制作半導體器件的方法，所述方法包括下述步驟提供臨時載體，在所述臨時載體上形成多個第一凸塊，在所述第一凸塊之間將半導體小片安裝到所述臨時載體上，提供包括基層(baselayer)、第一粘合劑層以及第二粘合劑層的可穿透膜包封料層，將所述可穿透膜包封料層按壓到所述半導體小片和第一凸塊上以將所述半導體小片和第一凸塊嵌入所述第一粘合劑層和第二粘合劑層之內，將所述可穿透膜包封料層固化，分離所述第一粘合劑層和第二粘合劑層以去除所述基層和第一粘合劑層并且將所述第二粘合劑層留在所述半導體小片和第一凸塊周圍，去除所述臨時載體，以及在所述半導體小片和第二粘合劑層上形成互連結構。在另一實施例中，本發明是一種制作半導體器件的方法，所述方法包括下述步驟提供載體，在所述載體上形成第一互連結構，將半導體小片安裝到所述載體上，提供可穿透膜包封料層，將所述可穿透膜包封料層按壓到所述半導體小片和第一互連結構上以將所述半導體小片和第一互連結構嵌入所述可穿透膜包封料層之內，去除所述可穿透膜包封料層的第一部分以露出所述第一互連結構而同時將所述可穿透膜包封料層的第二部分留在所述半導體小片和第一互連結構周圍，去除所述載體，以及在所述半導體小片和所述可穿透膜包封料層的第二部分上形成第二互連結構。在另一實施例中，本發明是一種制作半導體器件的方法，所述方法包括下述步驟提供可穿透膜包封料層，將所述可穿透膜包封料層按壓到半導體小片和第一互連結構上以將所述半導體小片和第一互連結構嵌入所述可穿透膜包封料層之內，以及去除所述可穿透膜包封料層的第一部分以露出所述第一互連結構而同時將所述可穿透膜包封料層的第二部分留在所述半導體小片和第一互連結構周圍。在另一實施例中，本發明是一種半導體器件，所述半導體器件包括半導體小片和布置在所述半導體小片周圍的第一互連結構。可穿透膜包封料層被按壓到所述半導體小片和第一互連結構上以將所述半導體小片和第一互連結構嵌入所述可穿透膜包封料層之內。第二互連結構被形成在所述半導體小片和可穿透膜包封料層上。圖1示出了有不同類型的封裝安裝到其表面上的PCB；圖2a_2c示出了安裝到PCB上的代表性的半導體封裝的更多細節；圖3a_3c示出了具有被劃片街區(sawstreet)隔開的多個半導體小片的半導體晶圓；圖4a_41示出了在半導體小片和互連結構周圍形成可穿透膜包封料層的工藝；圖5示出了具有形成在半導體小片和互連結構周圍的可穿透膜包封料層的Fo-WLCSP；圖6示出了與半導體小片共面的可穿透膜包封料層；圖7示出了形成在可穿透膜包封料層上的RDL；圖8示出了分別具有形成在半導體小片和互連結構周圍的可穿透膜包封料層的層疊的!7O-WLCSP；以及圖9示出了形成在半導體小片上的接觸焊墊上的凸塊。具體實施例方式參考附圖在以下說明中以一個或多個實施例描述本發明，在附圖中相同的標號代表相同或相似的元件。盡管就實現本發明的目的的最佳方式描述了本發明，但本領域技術人員將理解的是，目的在于涵蓋可被包括在本發明的主旨和范圍之內的替換、修改以及等效內容，本發明的主旨和范圍由所附權利要求及以下公開內容和附圖所支持的所附權利要求的等效內容限定。通常利用兩個復雜的制造工藝前端制造和后端制造，來制造半導體器件。前端制造涉及多個小片在半導體晶圓的表面上的形成。晶圓上的每個小片包含有源和無源電氣部件，其電氣相連以形成功能電路。諸如晶體管和二極管的有源電氣部件具有控制電流的流動的能力。諸如電容器、電感器、電阻器以及變壓器的無源電氣部件創建對于執行電路功能所必要的、電壓與電流之間的關系。通過包括摻雜、沉積、光刻、蝕刻以及平坦化的一系列工藝步驟在半導體晶圓的表面上形成無源和有源部件。摻雜通過諸如離子注入或熱擴散等技術將雜質引入半導體材料。摻雜工藝修改有源器件中的半導體材料的導電率，將半導體材料轉變為絕緣體、導體或響應于電場或基極電流而動態地改變半導體材料的導電率。晶體管包含不同類型和程度的摻雜的區域，根據在施加電場或基極電流時使得晶體管能夠促進或限制電流的流動的需要來布置所述不同類型和程度的摻雜。由具有不同電氣特性的材料的層形成有源和無源部件。可以通過由被沉積的材料的類型部分確定的各種沉積技術來形成所述層。例如，薄膜沉積可涉及化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍以及無電鍍工藝。通常在每個層上形成圖案以形成有源部件的部分、無源部件的部分或部件之間的電氣連接。可以利用光刻在各個層上形成圖案，光刻涉及例如光致抗蝕劑的光敏材料在待被形成圖案的層上的沉積。利用光將圖案從光掩膜轉移到光致抗蝕劑上。利用溶劑去除受到光照的光致抗蝕劑圖案的部分，露出待被形成圖案的下面的層的部分。去除光致抗蝕劑的剩余部分，留下形成圖案的層。可替換地，通過利用諸如無電鍍和電鍍等技術將材料直接沉積到由先前的沉積/蝕刻工藝形成的區域或空洞(void)中而在一些類型的材料上形成圖案。在已有圖案上沉積材料薄膜可能放大下面的圖案并且產生非齊平的表面。需要齊平的表面來生產更小并且更密集裝配的有源和無源部件。平坦化可以被用于從晶圓的表面上去除材料并且產生齊平的表面。平坦化涉及用拋光墊對晶圓的表面拋光。在拋光期間對晶圓的表面添加研磨材料和腐蝕性化學品。化學品的研磨和腐蝕作用的綜合機械作用去除任何不規則的表面構形，從而產生齊平的表面。后端制造指將已完成的晶圓切割或分切為單個小片并且接著對小片進行封裝以得到結構支撐和環境隔離。為了分切小片，沿著晶圓的被稱為劃片街區或劃線(scribe)的非功能區域對晶圓進行刻劃和切斷。利用激光切割工具或鋸條(sawblade)對晶圓進行分切。在分切之后，將單個小片安裝到封裝襯底上，該封裝襯底包括用于與其他系統部件互連的管腳或接觸焊墊。形成在半導體小片上的接觸焊墊然后被連接至封裝內的接觸焊墊。可以用焊料凸塊、柱形凸塊、導電膠或引線鍵合(wirebond)來進行電氣連接。在封裝上沉積包封料或其他模塑材料以提供物理支撐和電氣隔離。然后將完成的封裝插入電氣系統并且使半導體器件的功能對于其他系統部件可用。圖1示出了具有芯片載體襯底或印刷電路板(PCB)52的電子器件50，在該芯片載體襯底或印刷電路板(PCB)52的表面上安裝有多個半導體封裝。電子器件50可取決于應用而具有一種類型的半導體封裝或多種類型的半導體封裝。為了示意的目的在圖1中示出了不同類型的半導體封裝。電子器件50可以是使用半導體封裝來執行一個或多個電氣功能的單機系統。可替換地，電子器件50可以是較大的系統的子部件。例如，電子器件50可以是蜂窩式電話、個人數字助理(PDA)、數字視頻攝像機(DVC)或其他電子通信設備的部分。可替換地，電子器件50可以是圖形卡、網絡接口卡或可被插入計算機的其他信號處理卡。半導體封裝可以包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件或其他半導體小片或電氣部件。小型化和重量減輕對于這些產品被市場接受是必不可少的。必須減小半導體器件之間的距離以實現更高的密度。在圖1中，PCB52為安裝在PCB上的半導體封裝的結構支撐和電氣互連提供了通用襯底。利用蒸發、電鍍、無電鍍、絲網印刷或其他合適的金屬沉積工藝在PCB52的表面上或在PCB52的各個層內形成導電信號跡線M。信號跡線M被用于半導體封裝中的每一個、所安裝的部件以及其他外部系統部件之間的電氣通信。跡線討還為半導體封裝中的每一個提供功率和地連接。在一些實施例中，半導體器件具有兩個封裝級。第一級封裝是用于將半導體小片機械地并且電氣地附接到中間載體上的技術。第二級封裝涉及將中間載體機械地并且電氣地附接到PCB上。在其他實施例中，半導體器件可僅具有其中直接將小片機械地并且電氣地安裝到PCB上的第一級封裝。為了示意的目的，在PCB52上示出了若干種類型的第一級封裝，包括引線鍵合封裝56和倒裝芯片58。另外，包括球柵陣列(BGA)60、凸塊芯片載體(BCC)62、雙列直插式封裝(DIP)64、矩柵陣列(LGA)66、多芯片模塊(MCM)68、四邊扁平無引腳封裝(QFN)70以及四邊扁平封裝72在內的若干種類型的第二級封裝被示出為安裝在PCB52上。根據系統要求，用第一級封裝樣式和第二級封裝樣式的任何組合構成的半導體封裝的任何組合以及其他電子部件可被連接至PCB52。在一些實施例中，電子器件50包括單個附接的半導體封裝，而其他實施例需要多個互連的封裝。通過在單個襯底上結合一個或多個半導體封裝，制造商可以將預制的部件并入電子器件和系統中。由于半導體封裝包括成熟的功能，因此可以利用較便宜的部件和流線型制造工藝來制造電子器件。結果得到的器件不太可能發生故障并且制造花費不那么大，從而產生對于用戶而言較低的成本。圖加-2(示出了示例性半導體封裝。圖加示出了安裝在PCB52上的DIP64的更多細節。半導體小片74包括有源區域，該有源區域包含模擬或數字電路，所述模擬或數字電路被實現為形成在小片之內并且根據小片的電氣設計電氣互連的有源器件、無源器件、導電層以及介電層。例如，所述電路可以包括一個或多個晶體管、二極管、電感器、電容器、電阻器以及形成在半導體小片74的有源區域之內的其他電路元件。接觸焊墊76是一層或多層導電材料，諸如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)等，并且其與形成在半導體小片74內的電路元件電氣相連。在DIP64的組裝期間，利用金-硅低共熔層或諸如熱環氧化物或環氧樹脂的粘合劑材料將半導體小片74安裝到中間載體78上。封裝體包括諸如聚合物或陶瓷的絕緣封裝材料。導體引出線80和引線鍵合82提供半導體小片74與PCB52之間的電氣互連。在封裝上沉積包封料84以便通過防止濕氣和顆粒進入封裝而污染小片74或引線鍵合82來實現環境防護。圖2b示出了安裝在PCB52上的BCC62的更多細節。利用底部填充料(underfill)或環氧樹脂粘合劑材料92將半導體小片88安裝在載體90上。引線鍵合94在接觸焊墊96與98之間提供第一級封裝互連。在半導體小片88和引線鍵合94上沉積模塑化合物或包封料100以為器件提供物理支撐和電氣隔離。利用諸如電鍍或無電鍍等合適的金屬沉積工藝在PCB52的表面上形成接觸焊墊102以防止氧化。接觸焊墊102與PCB52中的一個或多個導電信號跡線M電氣相連。在BCC62的接觸焊墊98與PCB52的接觸焊墊102之間形成凸塊104。在圖2c中，以倒裝芯片型第一級封裝將半導體小片58面朝下地安裝到中間載體106上。半導體小片58的有源區域108包含模擬或數字電路，所述模擬或數字電路被實現為根據小片的電氣設計形成的有源器件、無源器件、導電層以及介電層。例如，所述電路可以包括一個或多個晶體管、二極管、電感器、電容器、電阻器以及有源區域108之內的其他電路元件。半導體小片58通過凸塊110電氣地并且機械地連接至載體106。使用凸塊112以BGA型第二級封裝將BGA60電氣地并且機械地連接至PCB52。半導體小片58通過凸塊110、信號線114以及凸塊112與PCB52中的導電信號跡線M電氣相連。在半導體小片58和載體106上沉積模塑化合物或包封料116以為器件提供物理支撐和電氣隔離。倒裝芯片半導體器件提供了從半導體小片58上的有源器件到PCB52上的導電跡線的短導電路徑以減小信號傳播距離、降低電容并且改善整體電路性能。在另一實施例中，可以利用倒裝芯片型第一級封裝直接將半導體小片58機械地并且電氣地連接至PCB52而無需中間載體106。圖3a示出了具有諸如硅、鍺、砷化鎵、磷化銦或碳化硅等用于結構支撐的基襯底材料122的半導體晶圓120。多個半導體小片或部件IM被形成在晶圓120上并且如上文所描述的那樣被劃片街區126隔開。圖北示出了半導體晶圓120的一部分的橫截面視圖。每個半導體小片1具有背表面1和有源表面130，該有源表面包含模擬或數字電路，所述模擬或數字電路被實現為形成在小片之內并且根據小片的電氣設計和功能電氣互連的有源器件、無源器件、導電層以及介電層。例如，所述電路可包括一個或多個晶體管、二極管以及形成在有源表面130之內的其他電路元件以實現模擬電路或數字電路，諸如數字信號處理器(DSP)、ASIC、存儲器或其他信號處理電路。半導體小片1還可包含諸如電感器、電容器以及電阻器的集成無源器件(IPD)以用于RF信號處理。在一個實施例中，半導體小片IM是倒裝芯片型半導體小片。利用PVD、CVD、電鍍、無電鍍工藝或其他合適的金屬沉積工藝在有源表面130上形成導電層132。導電層132可以是一層或多層Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料。導電層132操作為與有源表面130上的電路電氣相連的接觸焊墊。在圖3c中，利用鋸條或激光切割工具134通過劃片街區126分切半導體晶圓120以將晶圓分離為單個半導體小片124。圖4a_41相對于圖1和圖2a_2c示出了在半導體小片和互連結構周圍形成可穿透膜包封料層的工藝。圖如示出了襯底或載體140，其包含諸如硅、聚合物、氧化鈹或適于結構支撐的其他低成本剛性材料的臨時或犧牲性的基材料。界面層或雙面膠帶142作為臨時的粘合劑鍵合膜或蝕刻終止層被形成在載體140上。在圖4b中，利用蒸發、電鍍、無電鍍、球滴(balldrop)或絲網印刷工藝在載體140和界面層142上沉積導電凸塊材料。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料(solder)及其組合，并且采用可選的助熔劑(fluxsolution)0例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。在一個實施例中，通過將材料加熱至其熔點以上而使凸塊材料回流以形成球體或凸塊144。將凸塊144布置在指定用于稍后安裝的半導體小片的安裝部位146周圍。凸塊144代表可被形成在載體140上的一種類型的ζ方向豎向互連結構。該互連結構也可使用柱形凸塊、微型凸塊或其他電氣互連。在圖中，利用取放操作(pickandplaceoperation)將來自圖3a_3c的半導體小片IM安裝到凸塊144之間的部位146上，其中使有源表面130朝向載體140和界面層142。在一個實施例中，半導體小片IM具有450微米(μπι)的厚度。凸塊144的高度大于450μm以延伸至半導體小片124的背表面1之上。圖如是形成在半導體小片124周圍的凸塊144的俯視圖。可以在將半導體小片IM安裝到載體140上之后形成凸塊144。圖4f示出了導電立柱148在半導體小片IM周圍形成在載體140上的可替換的實施例。可以通過在安裝半導體小片1之前或之后在載體140上沉積光致抗蝕劑層并且然后利用光刻在光致抗蝕劑上形成圖案以在立柱位置上形成通孔而形成導電立柱148。利用電鍍、無電鍍工藝或其他合適的金屬沉積工藝以Al、Cu、Sn、Ni、Au、Ag、Ti、鎢(W)、多晶硅或其他合適的導電材料填充所述通孔。去除光致抗蝕劑，留下ζ方向的豎向導電立柱148。導電立柱148延伸至半導體小片124的背表面1之上。圖4g示出了包括基層152、紫外線(UV)B階(B-stage)膜粘合劑層154以及熱固性粘合劑膜層156的可穿透膜包封料層150。在一個實施例中，基層152包含聚酯，并且UVB階膜粘合劑層IM包含丙烯酸聚合物。熱固性粘合劑膜層156具有大約20-45ppm/K的低熱膨脹系數(CTE)和大約1000-34000MPa的高模量，例如如在DenkoAS-000UAS-0016以及AS-0036粘合劑膜中發現的那樣。將可穿透膜包封料層150加熱至70°C以使粘合劑層154和156呈現柔軟性、可延展性以及順應性。9將可穿透膜包封料層150置于半導體小片124、凸塊144以及載體140上。以力F將可穿透膜包封料層150按壓到半導體小片1和凸塊144上以使半導體小片和凸塊穿入粘合劑層1和156中。在粘合劑層156非常接近或觸及界面層142的頂表面之后去除力F。圖4h示出了被嵌入粘合劑層154和156中的半導體小片IM和凸塊144。凸塊144可以接觸或可不接觸基層152。可穿透膜包封料層150被固化以使粘合劑層156變硬并且牢牢固定住半導體小片1和凸塊144。在圖4i中，通過沿箭頭158的方向的機械剝離或機械頂離(lift-off)來去除基層152和UVB階膜粘合劑層154。B階膜粘合劑層巧4在UV輻射下分離，而粘合劑層156作為包封層留在半導體小片IM和凸塊144周圍以用于結構支撐以及使半導體器件免受外部元件和污染物影響的環境防護。凸塊144從粘合劑層156中露出以用于外部電氣互連。也可以通過化學蝕刻、CMP、機械研磨、熱烤、UV光、激光掃描或濕式剝模來去除基層152和B階膜粘合劑層154。在圖4j中，通過化學蝕刻、機械剝離、CMP、機械研磨、熱烤、UV光、激光掃描或濕式剝模來去除載體140和界面層142以露出有源表面130和凸塊144。在圖4k中，在半導體小片124的有源表面130和粘合劑層156上形成底側內建互連結構160。內建互連結構160包括利用諸如濺射、電鍍以及無電鍍等圖案形成和金屬沉積工藝形成的導電層162。導電層162可以是一層或多層Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料。導電層162的一部分與凸塊144電氣相連。導電層162的另一部分與半導體小片124的接觸焊墊132電氣相連。導電層162的其他部分可根據半導體器件的設計和功能而共電(electricallycommon)或電氣隔離。內建互連結構160還包括形成在導電層162之間用于電氣隔離的絕緣層或鈍化層164。絕緣層164包含一層或多層二氧化硅(Sit)》、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭(Ta205)、氧化鋁(A12CX3)或具有相似絕緣特性和結構特性的其他材料。利用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化形成絕緣層164。通過蝕刻工藝去除絕緣層164的一部分以露出導電層162。在圖41中，利用蒸發、電鍍、無電鍍、球滴或絲網印刷工藝在內建互連結構160上沉積導電凸塊材料并且使其與露出的導電層162電氣相連。凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，并且采用可選的助熔劑。例如，凸塊材料可以是低共熔的Sn/Pb、高鉛焊料或無鉛焊料。利用合適的附接或鍵合工藝將凸塊材料鍵合到導電層162上。在一個實施例中，通過將材料加熱至其熔點以上而使凸塊材料回流以形成球體或凸塊166。在一些應用中，使凸塊166第二次回流以改善與導電層162的電接觸。凸塊也可被壓縮鍵合至導電層162。凸塊166代表可被形成在導電層162上的一種類型的互連結構。互連結構也可以使用鍵合引線、柱形凸塊、微型凸塊或其他電氣互連。利用鋸條或激光切割工具168將半導體小片1分切為單個R)-WLCSP170。圖5示出了分切之后的I7O-WLCSP170。半導體小片IM與內建互連結構160以及凸塊144和166電氣相連。具有被按壓到半導體小片IM和凸塊144上的粘合劑層巧4和156的可穿透膜包封料層150減少了橫向和豎向的小片偏移。在去除基層152和UVB階膜粘合劑層IM之后，粘合劑層156作為包封層留在半導體小片IM和凸塊144周圍以用于結構支撐以及使半導體器件免受外部元件和污染物影響的環境防護。通過將粘合劑層156作為包封層按壓在半導體小片124和凸塊144上，沒有如在現有技術中所發現的、引起小片偏移的包封料注入。類似于圖5，圖6示出了WXSP172的實施例，其中粘合劑層156與半導體小片124的背表面1共面。類似于圖5，圖7示出了WXSP174的實施例，其中利用諸如濺射、電鍍以及無電鍍的圖案形成和金屬沉積工藝在粘合劑層156上形成導電層或重分布層(RDL)176。導電層176可以是一層或多層Al、Cu、Sn、Ni、Au、Ag或其他合適的導電材料。熱固性粘合劑層156的固化工藝實現高溫金屬沉積。導電層176的一部分與凸塊144電氣相連。導電層176的其他部分可根據半導體器件的設計和功能而共電或電氣隔離。圖8示出了通過凸塊144、內建互連結構160以及RDL176電氣相連的多個層疊的R)-WLCSP170。在凸塊144延伸至粘合劑層156之上的情況下，對于與相鄰的R)-WLCSP170的豎向電氣互連而言有更多的接觸表面面積和更高的接合可靠性。類似于圖5，圖9示出了WXSP180的實施例，其中在接觸焊墊132上形成有凸塊182。例如在圖4b的處理步驟期間，在安裝半導體小片IM之前在界面層142上形成接觸焊墊184。類似于圖如，將具有凸塊182的半導體小片124安裝到接觸焊墊184上。盡管已詳細示出了本發明的一個或多個實施例，但技術人員將理解，可對這些實施例進行修改和調整而不背離如以下權利要求所闡述的本發明的范圍。權利要求1.一種制作半導體器件的方法，所述方法包括提供臨時載體；在所述臨時載體上形成多個第一凸塊；在所述第一凸塊之間將半導體小片安裝到所述臨時載體上；提供包括基層、第一粘合劑層以及第二粘合劑層的可穿透膜包封料層；將所述可穿透膜包封料層按壓到所述半導體小片和第一凸塊上以將所述半導體小片和第一凸塊嵌入所述第一粘合劑層和第二粘合劑層之內；將所述可穿透膜包封料層固化；分離所述第一粘合劑層和第二粘合劑層以去除所述基層和第一粘合劑層并且將所述第二粘合劑層留在所述半導體小片和第一凸塊周圍；去除所述臨時載體；以及在所述半導體小片和第二粘合劑層上形成互連結構。2.根據權利要求1所述的方法，其中，所述第一凸塊延伸至所述第二粘合劑層之上。3.根據權利要求1所述的方法，其還包括在所述互連結構上形成多個第二凸塊。4.根據權利要求1所述的方法，其中，所述第二粘合劑層與所述半導體小片共面。5.根據權利要求1所述的方法，其還包括在所述第二粘合劑層上形成與所述第一凸塊電氣相連的導電層。6.根據權利要求1所述的方法，其還包括層疊多個半導體器件；以及通過所述第一凸塊和互連結構使層疊的半導體器件電氣相連。7.一種制作半導體器件的方法，所述方法包括提供載體；在所述載體上形成第一互連結構；將半導體小片安裝到所述載體上；提供可穿透膜包封料層；將所述可穿透膜包封料層按壓到所述半導體小片和第一互連結構上以將所述半導體小片和第一互連結構嵌入所述可穿透膜包封料層之內；去除所述可穿透膜包封料層的第一部分以露出所述第一互連結構而同時將所述可穿透膜包封料層的第二部分留在所述半導體小片和第一互連結構周圍；去除所述載體；以及在所述半導體小片和所述可穿透膜包封料層的第二部分上形成第二互連結構。8.根據權利要求7所述的方法，其中，所述可穿透膜包封料層包括基層、第一粘合劑層以及第二粘合劑層。9.根據權利要求7所述的方法，其還包括將所述可穿透膜包封料層固化。10.根據權利要求7所述的方法，其還包括在所述可穿透膜包封料層的第二部分上形成與所述第一互連結構電氣相連的導電層。11.根據權利要求7所述的方法，其中，所述第一互連結構包括凸塊或導電立柱。12.根據權利要求7所述的方法，其還包括層疊多個半導體器件；以及通過所述第一互連結構和第二互連結構使層疊的半導體器件電氣相連。13.根據權利要求7所述的方法，其還包括在將所述半導體小片安裝到所述載體上之前在所述半導體小片上的接觸焊墊上形成凸塊。14.一種制作半導體器件的方法，所述方法包括提供可穿透膜包封料層；將所述可穿透膜包封料層按壓到半導體小片和第一互連結構上以將所述半導體小片和第一互連結構嵌入所述可穿透膜包封料層之內；以及去除所述可穿透膜包封料層的第一部分以露出所述第一互連結構而同時將所述可穿透膜包封料層的第二部分留在所述半導體小片和第一互連結構周圍。15.根據權利要求14所述的方法，其還包括在所述半導體小片和所述可穿透膜包封料層的第二部分上形成第二互連結構。16.根據權利要求14所述的方法，其中，所述可穿透膜包封料層包括基層、第一粘合劑層以及第二粘合劑層。17.根據權利要求14所述的方法，其還包括將所述可穿透膜包封料層固化。18.根據權利要求14所述的方法，其還包括在所述可穿透膜包封料層的第二部分上形成與所述第一互連結構電氣相連的導電層。19.根據權利要求14所述的方法，其中，所述第一互連結構包括凸塊或導電立柱。20.根據權利要求14所述的方法，其還包括層疊多個半導體器件；以及通過所述第一互連結構使層疊的半導體器件電氣相連。21.一種半導體器件，所述半導體器件包括半導體小片；第一互連結構，其被布置在所述半導體小片周圍；可穿透膜包封料層，其被按壓到所述半導體小片和第一互連結構上以將所述半導體小片和第一互連結構嵌入所述可穿透膜包封料層之內；以及第二互連結構，其被形成在所述半導體小片和可穿透膜包封料層上。22.根據權利要求21所述的半導體器件，其中，所述第一互連結構從所述可穿透膜包封料層中露出。23.根據權利要求21所述的半導體器件，其還包括導電層，所述導電層被形成在所述可穿透膜包封料層上并且與所述第一互連結構電氣相連。24.根據權利要求21所述的半導體器件，其中，所述第一互連結構包括凸塊或導電立柱。25.根據權利要求21所述的半導體器件，其還包括通過所述第一互連結構和第二互連結構電氣相連的多個層疊的半導體器件。全文摘要本發明涉及在半導體小片和互連結構周圍形成可穿透膜包封料的半導體器件和方法。半導體器件具有形成在載體上的多個凸塊。在凸點之間將半導體小片安裝到載體上。將具有基層、第一粘合劑層以及第二粘合劑層的可穿透膜包封料層置于半導體小片和凸塊上。將可穿透膜包封料層按壓到半導體小片和凸塊上以將半導體小片和凸塊嵌入第一粘合劑層和第二粘合劑層之內。分離第一粘合劑層和第二粘合劑層以去除基層和第一粘合劑層并且將第二粘合劑層留在半導體小片和凸塊周圍。使凸塊從第二粘合劑層中露出。將載體去除。在半導體小片和第二粘合劑層上形成互連結構。在第二粘合劑層上形成與凸塊電氣相連的導電層。文檔編號H01L21/56GK102456584SQ20111036456公開日2012年5月16日申請日期2011年11月2日優先權日2010年11月2日發明者B·T·杜,L·P·E·歘,R·A·帕蓋拉申請人:新科金朋有限公司