數字通信系統的信道質量估計與自適應發送接收裝置制造方法
【專利摘要】本實用新型公開一種數字通信系統的信道質量估計與自適應發送接收裝置，包括發射端和接收端，所述發射端包括電源模塊、及與電源模塊均連接的時鐘產生模塊、基帶數據處理模塊、中頻調制模塊、射頻模塊、功率控制模塊、微處理器和可變階數調制模塊；所述接收端包括電源模塊、及與電源模塊均連接的時鐘產生模塊、射頻模塊、中頻解調模塊、位同步提取模塊、信道質量估計模塊、D/A轉換模塊和雙工器；所述發射端通過天線與接收端實現通信。本實用新型的發送端采用了可變階數調制模塊，可根據當前信道質量的好壞自適應地選擇最佳的調制方式，當信道質量較好時采用高階調制方式以提高系統的頻帶利用率；當信道質量較差時，采用低階調制方式保證數據傳輸的可靠性。
【專利說明】數字通信系統的信道質量估計與自適應發送接收裝置
【技術領域】
[0001]本實用新型涉及通信【技術領域】，具體涉及一種數字通信系統的信道質量估計與自適應發送接收裝置。
【背景技術】
[0002]數字通信系統是利用數字信號來傳遞信息的通信方式，它的性能由有效性和可靠性來衡量。有效性指的是系統的頻帶利用率以及信噪比；可靠性指的是系統的誤碼率。因此，在保證誤碼率在可接受范圍內的前提下盡可能地節省發射功率，同時實現頻帶利用率的最大化是提高數字通信系統性能的重要課題。傳統的自適應發送裝置中的調制器為低中頻調制器，發送端不能根據信道特性的優劣不同自適應地采用不同的調制體制，并進行相應地功率控制，使得系統頻帶利用率低，以及發射功率高。
[0003]并且傳統的信道質量估計一般是建立在導頻的基礎上，從而可以利用導頻信號的先驗知識來計算通信鏈路的導頻差錯率(PER)。但是，這種技術需要在接收端建立嚴格的時隙同步，如果在通信鏈路中信道正被激活使用，這一點可能不是問題。但如果接收機要在相對短的時間內改變頻帶來測量信道質量，那么建立時隙同步將會變得很困難。另外，由于這種技術依賴于通信系統的工作點、可用信息、信道條件等，有可能需要提供許多時隙用以提供信道質量測量的統計置信度。
實用新型內容
[0004]本實用新型所要解決的技術問題是一種發送端可根據接收端反饋的信道質量估計結果自適應的調整調制方式，從而在保證一定的誤碼性能下實現頻帶利用率的最大化的數字通信系統的信道質量估計與自適應發送接收裝置。
[0005]為實現上述技術方案，本實用新型采用的技術方案如下:
[0006]數字通信系統的信道質量估計與自適應發送接收裝置，包括發射端和接收端，所述發射端包括電源模塊、及與電源模塊均連接的時鐘產生模塊、基帶數據處理模塊、中頻調制模塊、射頻模塊、功率控制模塊、微處理器和可變階數調制模塊，所述時鐘產生模塊的輸出端分別與微處理器、基帶數據處理模塊、可變階數調制模塊和中頻調制模塊的輸入端相連，基帶數據處理模塊的輸入端與外部計算機相連、其輸出端依次經可變階數調制模塊和中頻調制模塊與射頻模塊相連，所述可變階數調制模塊的輸入端還與微處理器的輸出端相連，所述功率控制模塊的輸入端與微處理器的輸出端相連、其輸出端與射頻模塊相連；所述接收端包括雙工器、電源模塊、及與電源模塊均連接的時鐘產生模塊、射頻模塊、中頻解調模塊、位同步提取模塊、信道質量估計模塊和D/A轉換模塊，所述時鐘產生模塊的輸出端分別與位同步提取模塊、中頻解調模塊和信道質量估計模塊的輸入端相連，信道質量估計模塊的輸出端依次經D/A轉換模塊和射頻模塊與雙工器的輸入端相連，雙工器的輸出端依次經射頻模塊、中頻解調模塊和位同步提取模塊與信道質量估計模塊的輸入端相連；所述發射端通過天線與接收端實現通信。[0007]上述方案所述基帶數據處理模塊包括依次連接的并串轉換單元、數據加擾單元、卷積編碼單元。
[0008]上述方案所述信道質量估計模塊包括依次連接的抽樣單元、累加求和器和乘法器。
[0009]與現有技術相比，本實用新型具有以下優點:
[0010](I)發送端采用了可變階數調制模塊，可根據當前信道質量的好壞自適應地選擇最佳的調制方式，當信道質量較好時采用高階調制方式以提高系統的頻帶利用率；當信道質量較差時，采用低階調制方式保證數據傳輸的可靠性。
[0011](2)與傳統的利用導頻信號進行信道質量估計的結構相比，本實用新型不需要任何先驗知識即可在接收端直接根據解調后的基帶信號進行信道質量估計，從而增加了系統對多種應用環境的適應性。
【專利附圖】
【附圖說明】
[0012]圖1為本實用新型的整體框圖；
[0013]圖2為數據加擾單元的結構框圖；
[0014]圖3為數據加擾單元的電路原理圖；
[0015]圖4為卷積編碼單元的結構框圖；
[0016]圖5為卷積編碼單元的電路原理圖；
[0017]圖6為發送端可變階數調制模塊的電路原理圖；
[0018]圖7為功率控制模塊的結構框圖；
[0019]圖8為信道質量估計模塊的結構框圖；
[0020]圖9為位同步提取模塊的結構框圖；
[0021]圖10為抽樣單元的結構框圖。
【具體實施方式】
[0022]如圖1所述，本實用新型一種數字通信系統的信道質量估計與自適應發送接收裝置，包括發射端和接收端，所述發射端包括電源模塊、及與電源模塊均連接的時鐘產生模塊、基帶數據處理模塊、中頻調制模塊、射頻模塊、功率控制模塊、微處理器和可變階數調制模塊，所述時鐘產生模塊的輸出端分別與微處理器、基帶數據處理模塊、可變階數調制模塊和中頻調制模塊的輸入端相連，基帶數據處理模塊的輸入端與計算機相連、其輸出端依次經可變階數調制模塊和中頻調制模塊與射頻模塊相連，所述可變階數調制模塊的輸入端還與微處理器的輸出端相連，所述功率控制模塊的輸入端與微處理器的輸出端相連、其輸出端與射頻模塊相連。
[0023]所述電源模塊采用LTC1703可編程電源管理芯片，為系統提供穩定的5V、3.3V供電電壓。
[0024]所述時鐘產生模塊采用NE555芯片組成的多諧振蕩器實現。板載晶振為48MHz有源晶振，該時鐘信號送入分頻電路后，輸出穩定的8MHz、32MHz,64MHz、128MHz、256MHz時鐘信號。
[0025]所述基帶數據處理模塊包含依次連接并串轉換電路、數據加擾單元、卷積編碼單元。其工作過程如下:
[0026]計算機發出的數據幀經接口電路后送入并串轉換模塊，將數據幀轉換成串行的比特流。串行數據比特率為500Kbit/s。將串行比特流后送入數據加擾單元，以避免出現長串連續的“ I ”或“O”。數據加擾單元的結構如圖2所示，圖中D4-D0為移位寄存器。圖3給出了數據加擾單元的電路原理圖。U1，U2為四位移位寄存器芯片，采用了 TI公司的SN74LS95BN芯片。U3為4 二輸入異或門芯片，采用了 TI公司的SN74LS86芯片。加擾后的數據送入卷積編碼單元糾錯編碼，以糾正傳輸過程中可能出現的錯誤。卷積編碼單元的結構如圖4所示。該模塊的編碼效率為1/2，約束長度為7。圖3中，CLK_8M為時鐘產生模塊送出的8MHz時鐘信號。圖5給出了卷積編碼單元的電路原理圖。Ul為八位移位寄存器芯片，采用了 TI公司的SN74LS299。U2，U3為4 二輸入異或門芯片，采用了 TI公司的SN74LS86芯片。將基帶數據處理后的串行數據流送入階數可變調制映射模塊，形成同相(I)、正交(Q)分量。該模塊可實現BPSK、QPSK、16QAM、64QAM四種調制方式。經過調制后四種調制方式的數據比特率分別為500kb/s、lMbit/s、2Mbit/S、4Mbit/S。可變階數調制器的輸入串行數據Din首先送到4選I數據選擇器Ul中，數據選擇器的地址輸入端與微處理器的I/O 口相連。數據選擇器的輸出分別與四路調制映射模塊的使能輸入端相連，觸發相應的調制模塊工作。圖5中，CLK_64M為位同步提取模塊送出的64MHz時鐘信號。
[0027]圖6給出了可變階數調制模塊的電路原理圖。U4為雙四選一數據選擇器SN74LS253N, U8為四路電子開關CD4066，U2、U3、U6、U7為四位移位寄存器SN74LS95BN芯片，其中U2完成2bit串并轉換，U3完成4bit串并轉換，U6、U7完成6bit串并轉換。U1，U5為ROM芯片MCM6264，分別存儲調制映射的實部和虛部數據。clk_128M、clk_256M分別為時鐘產生模塊送出的128MHz、256MHz時鐘信號。Pl.0、Pl.1分別與單片機的I/O 口 Pl.0、Pl.1相連。
[0028]上述中頻調制模塊，用于將數字基帶信號送入數字上變頻模塊進行IQ調制及D/A轉換。數字上變頻模塊采用AD公司的DAC5687芯片來實現。該芯片采用3.3V供電，可以與FPGA主芯片共用一個電源。利用該芯片將數字基帶信號轉換成1、Q兩路45MHz的數字中頻信號。芯片內部集成了 I個16位的D/A轉換器，可將IQ調制后的數字中頻信號轉換成模擬中頻信號。
[0029]上述射頻發射模塊，用于將AD9857輸出的模擬中頻信號送入高頻載波調制模塊進行射頻調制，將模擬中頻信號轉換成射頻信號。射頻調制模塊的核心是混頻模塊，采用RF2052芯片來實現。最后，將射頻信號送入射頻功率放大器進行功率放大后經天線發射出去。射頻功放部分采用RF3146功放芯片來實現，該芯片的輸出功率控制范圍可達到50dB。
[0030]上述功率控制模塊，用于對發射端射頻功率放大增益進行控制。電路結構如圖7所示，微處理器接收到來自接收端信道質量估計模塊反饋的功率誤差信號后，利用定時器中斷輸出PWM信號，送到三極管的基極。若誤差功率增大，則增大PWM脈沖的占空比，當PWM脈沖占空比增大時，三極管導通程度增大，RF3146芯片的功率控制引腳的電壓也增大，從而增大發射功率。反之，若誤差功率減小，則減小PWM脈沖的占空比，RF3146芯片的功率控制引腳電壓減小，發射功率也減小。阻值為3.2K的限流電阻作用是限制三極管基極輸入電流，防止過流損壞晶體管，阻值為3.2K的分壓電阻作用是為三極管基極提供偏置電壓。IOuF濾波電容對三極管集電極輸出電壓進行濾波，得到平滑的直流控制電壓。利用定時器中斷可精確地調整PWM脈沖的占空比，從而可實現精確地功率控制。
[0031]上述微處理器，用于對發射端的各個功能模塊進行控制，使各個功能模塊按照規定的時序協調工作。該模塊采用MCS-51單片機來實現。
[0032]所述接收端包括電源模塊、及與電源模塊均連接的時鐘產生模塊、射頻模塊、中頻解調模塊、位同步提取模塊、信道質量估計模塊、D/A轉換模塊和雙工器，所述時鐘產生模塊的輸出端分別與位同步提取模塊、中頻解調模塊和信道質量估計模塊的輸入端相連，信道質量估計模塊的輸出端依次經D/A轉換模塊和射頻模塊與雙工器的輸入端相連，雙工器的輸出端依次經射頻模塊、中頻解調模塊和位同步提取模塊與信道質量估計模塊的輸入端相連；所述發射端通過天線與接收端實現通信。
[0033]上述電源模塊采用LTC1703可編程電源管理芯片，為系統提供穩定的5V、3.3V供電電壓。
[0034]上述時鐘產生模塊采用555芯片組成的多諧振蕩器實現。板載晶振為48MHz有源晶振，該時鐘信號送入分頻電路后，輸出穩定的8MHz、32MHz、64MHz、128MHz、256MHz時鐘信號。
[0035]上述射頻模塊，用于將天線接收到的射頻信號進行低噪聲放大和混頻處理，最終恢復出140MHz的模擬中頻信號。混頻模塊采用HMC218MS8芯片實現。
[0036]上述中頻解調模塊，用于將射頻模塊送出的模擬中頻信號恢復成I/Q兩路數字基帶信號。中頻解調模塊采用AD6654數字下變頻芯片實現。
[0037]上述位同步提取模塊，用于提取數字基帶信號中的位同步時鐘。位同步提取模塊的結構框圖如圖9所示。它主要由鑒相器、控制器、分頻器及時鐘變換電路組成。環路中的輸入信號din是輸入數據的最高位。鑒相器中的跳變檢測單元用于檢測輸入信號中的跳變沿。當檢測到一個跳變沿后，產生一個時鐘周期的高電平信號，提取出位同步信息。下面說明位同步提取模塊的工作過程:
[0038]晶振輸出頻率為碼元速率32倍的時鐘信號clk_32,經過變換后成為時間相互錯開I個時鐘周期、頻率為數據速率8倍的兩個脈沖序列clk_dl、clk_d2。分別加在兩個與門上。分頻器輸出兩路相位相差180度的脈沖信號，周期為一個碼元寬度，因此在一個碼元的半個周期內，滯后支路的與門關閉，超前支路的必定打開，反之亦然。當本地時鐘滯后時，滯后支路的第I個與門打開，輸出一個高電平脈沖，超前支路的第I個與門關閉。控制器中的單穩觸發器檢測到此高電平脈沖后，產生4個clk_32時鐘周期的高電平脈沖。該高電平脈沖與clk_d2打開第二個與門，輸出一個高電平脈沖信號，相當于分頻器輸入時鐘信號clk_in增加了一個脈沖，從而使本地時鐘信號相應提前。本地時鐘超前時的控制過程與上述過程類似，可依此類推。
[0039]上述信道質量估計模塊，用于對信道質量進行定量估計，最終輸出一個代表誤差功率的數字信號W(n)。該模塊的結構框圖如圖8所示，【具體實施方式】如下:
[0040]經射頻處理和數字下變頻后得到的數字基帶信號送入抽樣單元，該數字基帶信號的采樣時鐘為clk_sample。clk_sync為位同步提取模塊送出的位同步時鐘，clk_sync在數值上等于數字基帶信號碼元周期的倒數。以clk_Sync為時鐘對數字基帶信號提取8個碼元周期，同時，利用8位計數器在位同步時鐘clk_Sync的作用下對輸入的數字基帶信號進行計數。圖10中虛線框所示部分為抽樣單元的電路結構框圖。數字基帶信號采樣時鐘輸入端clk_Sample與累加器Ul的時鐘輸入腳elk相連。8位計數器的輸出端經過一個三輸入與非門后與Ul的復位引腳相連。當計數器計滿8個碼元周期時，輸出引腳全為高電平，經過與非門電路后變為低電平復位信號，加法器Ul復位，表示本次采樣已經結束。位同步提取時鐘clk_sync經過上升沿檢測電路后與累加器Ul的異步清零端相連。在采樣時鐘clk_Sample的作用下，累加器對一個碼元周期內的數據進行累加運算，相當于在一個碼元周期內進行積分操作。當上升沿檢測電路檢測到上升沿脈沖后，表示第一個碼元周期已經結束，下一個碼元周期到來。此時，累加器清零，進行下一個碼元周期內的數據累加。累加器的輸出抽樣單元的輸出抽樣值。累加器對本次提取的8個碼元周期的數字基帶信號的采樣值進行累加求和，得到反映眼圖張開度誤差的累加值sum。累加器的工作時鐘為位同步時鐘clk_Sync。將累加器輸出結果送入乘法器進行平方運算，輸出最終誤差功率值W(n);將模塊輸出結果反饋到發送端微處理器，微處理器根據該結果進行相應的功率控制和調制方式調整等進一步處理。D/A轉換模塊，用于將誤差功率信號W(n)轉換成模擬電壓量。該模塊采用高性價比的DAC0832芯片實現。雙工器，采用TDK公司的三端濾波器ACF4518來實現，用于切換接收和發射兩種狀態。
【權利要求】
1.數字通信系統的信道質量估計與自適應發送接收裝置，包括發射端和接收端，其特征在于:所述發射端包括電源模塊、及與電源模塊均連接的時鐘產生模塊、基帶數據處理模塊、中頻調制模塊、射頻模塊、功率控制模塊、微處理器和可變階數調制模塊，所述時鐘產生模塊的輸出端分別與微處理器、基帶數據處理模塊、可變階數調制模塊和中頻調制模塊的輸入端相連，基帶數據處理模塊的輸入端與外部計算機相連、其輸出端依次經可變階數調制模塊和中頻調制模塊與射頻模塊相連，所述可變階數調制模塊的輸入端還與微處理器的輸出端相連，所述功率控制模塊的輸入端與微處理器的輸出端相連、其輸出端與射頻模塊相連；所述接收端包括雙工器、電源模塊、及與電源模塊均連接的時鐘產生模塊、射頻模塊、中頻解調模塊、位同步提取模塊、信道質量估計模塊和D/A轉換模塊，所述時鐘產生模塊的輸出端分別與位同步提取模塊、中頻解調模塊和信道質量估計模塊的輸入端相連，信道質量估計模塊的輸出端依次經D/A轉換模塊和射頻模塊與雙工器的輸入端相連，雙工器的輸出端依次經射頻模塊、中頻解調模塊和位同步提取模塊與信道質量估計模塊的輸入端相連；所述發射端通過天線與接收端實現通信。
2.根據權利要求1所述的數字通信系統的信道質量估計與自適應發送接收裝置，其特征在于:所述基帶數據處理模塊包括依次連接的并串轉換單元、數據加擾單元、卷積編碼單J Li ο
3.根據權利要求1所述的數字通信系統的信道質量估計與自適應發送接收裝置，其特征在于:所述信道質量估計模塊包括依次連接的抽樣單元、累加求和器和乘法器。
【文檔編號】H04L25/03GK203747855SQ201420103042
【公開日】2014年7月30日 申請日期:2014年3月7日 優先權日:2014年3月7日
【發明者】肖海林, 許旻, 胡立坤, 賀棟梁, 閆坤, 歐陽繕 申請人:桂林電子科技大學