一種具有共同接觸插塞的靜態隨機存取存儲器的制造方法
【專利摘要】一種具有共同接觸插塞的靜態隨機存取存儲器，至少包含：一淺溝槽隔離區，形成于半導體基底內；一閘極，由多個閘氧化層及多晶硅層依序形成于所述半導體基底表面上方；一介電層，形成于閘極周圍；二間隙壁，形成于閘極的側壁，且該一閘極周圍的介電層側壁只有一間隙壁，用以隔離源極、汲極與閘極所構成的構造，以便于源極重摻雜；一重摻雜源/汲極；一輕摻雜汲極；一金屬硅化物；及一內金屬介電層，形成于存儲器上部表面，在所述閘極與源/汲極擴散區之間蝕刻一共同接觸插塞，用以隔離金屬層。本實用新型在閘極與源/汲極擴散區之間，蝕刻出共同接觸插塞，可有效縮小靜態隨機存取存儲器的尺寸，且可保持元件原有特性，因此可增加集成電路內電子元件密度。
【專利說明】一種具有共同接觸插塞的靜態隨機存取存儲器
【技術領域】
[0001]本實用新型涉及一種具有共同接觸插塞的靜態隨機存取存儲器。
【背景技術】
[0002]近年來，半導體元件的需求因電子零件的大量使用特別是電腦的快速普及而大量增加。由于需要數百或是數千電晶體在單一半導體晶片上組成很復雜的集成電路，因此為了增加集成電路內電子元件密度，必須將元件的尺寸縮小，且保持元件原來所擁有的特性，所以實現將元件尺寸縮小是亟需解決的問題。
實用新型內容
[0003]本實用新型的主要目的是克服現有技術的缺點，提供一種可有效縮小靜態隨機存取存儲器的尺寸，并且保持元件原有特性的具有共同接觸插塞的靜態隨機存取存儲器。
[0004]本實用新型采用如下技術方案:
[0005]一種具有共同接觸插塞的靜態隨機存取存儲器，至少包含:
[0006]一淺溝槽隔離區，形成于半導體基底內；
[0007]—閘極，由多個閘氧化層及多晶硅層依序形成于所述半導體基底表面上方；
[0008]一介電層，形成于閘極周圍，且該上層截面積無氧化層覆蓋；
[0009]二間隙壁，形成于閘極的側壁，且該一閘極周圍的介電層側壁只有一間隙壁，用以隔離源極、汲極與閘極所構成的構造，以便于源極重摻雜；
[0010]一重摻雜源/汲極，通過重摻雜離子植入形成于兩閘極之間的半導體基底內；
[0011]一輕摻雜汲極，形成于該閘極的間隙壁底部與該半導體基底之間；
[0012]一金屬硅化物，形成于閘極與源/汲極上方；
[0013]及一內金屬介電層，形成于存儲器上部表面，在所述閘極與源/汲極擴散區之間蝕刻一共同接觸插塞，用以隔離金屬層。
[0014]進一步地，所述半導體基底為娃底材。
[0015]進一步地，所述閘氧化層至少包含二氧化硅，采用干式氧化法制得。
[0016]進一步地，所述閘極至少包含多晶硅、磷、砷及硅化鎢中的一種，采用熱擴散法制得。
[0017]進一步地，所述一閘極周圍側壁只有一間隙壁，閘極側壁無間隙壁處，也覆蓋有金屬硅化物。
[0018]進一步地，所述間隙壁至少包含氧化硅。
[0019]進一步地，所述金屬硅化物至少包含鈦金屬。
[0020]進一步地，所述介電層包含硅元素和/或氧元素，采用低壓化學其相沉積法制得。
[0021]進一步地，所述淺溝槽隔離區至少包含多晶硅及二氧化硅。
[0022]進一步地，所述內金屬介電層至少包含二氧化硅。
[0023]由上述對本實用新型的描述可知，與現有技術相比，本實用新型的有益效果是:在閘極與源/汲極擴散區之間，蝕刻出共同接觸插塞，可有效縮小靜態隨機存取存儲器的尺寸,且可保持元件原有特性，因此可增加集成電路內電子元件密度；并且共同接觸插塞的電流通過接觸分流至金屬硅化物再進入源/汲極擴散區中，可降低閘極的寄生電阻；同時，由于閘極的寄生電阻會隨著組件縮小上升，因此，在多晶硅上形成金屬硅化物，可降低閘極接觸電阻。
【專利附圖】
【附圖說明】
[0024]圖1是本實用新型【具體實施方式】的剖視圖。
[0025]圖中:1.淺溝槽隔離區，2.硅底材，3.閘極，4.閘氧化層，5.介電層，6.間隙壁，
7.源/汲極，8.輕摻雜汲極,9.金屬娃化物，10.內金屬介電層。
【具體實施方式】
[0026]以下通過【具體實施方式】對本實用新型作進一步的描述。
[0027]參照圖1，本實用新型的一種具有共同接觸插塞的靜態隨機存取存儲器，至少包含:
[0028]一淺溝槽隔離區I，形成于硅底材2內；
[0029]一閘極3，由多個閘氧化層4及多晶硅層依序形成于所述硅底材2表面上方；
[0030]一介電層5，形成于閘極3周圍，且該上層截面積無氧化層覆蓋；
[0031]二間隙壁6，形成于閘極3的側壁，且該一閘極3周圍的介電層5側壁只有一間隙壁6，用以隔離源極、汲極與閘極3所構成的構造，以便于源極重摻雜；
[0032]一重摻雜源/汲極7，通過重摻雜離子植入形成于兩閘極3之間的硅底材2內；
[0033]一輕摻雜汲極8，形成于該閘極3的間隙壁6底部與該硅底材2之間；
[0034]一金屬硅化物9，形成于閘極3與源/汲極7上方；
[0035]及一內金屬介電層10，形成于存儲器上部表面，在所述閘極3與源/汲極7擴散區之間蝕刻一共同接觸插塞，用以隔離金屬層。
[0036]參照圖1，所述閘氧化層4至少包含二氧化硅，采用干式氧化法制得；所述閘極3至少包含多晶硅、磷、砷及硅化鎢中的一種，采用熱擴散法制得；所述金屬硅化物9為鈦化硅；所述一閘極3周圍側壁只有一間隙壁6，閘極3側壁無間隙壁6處，也覆蓋有鈦化硅；所述間隙壁6至少包含氧化硅；所述介電層5包含硅元素和/或氧元素，采用低壓化學其相沉積法制得；所述淺溝槽隔離區I至少包含多晶硅及二氧化硅；所述內金屬介電層10至少包含二氧化硅。
[0037]上述僅為本實用新型的一個【具體實施方式】，但本實用新型的設計構思并不局限于此，凡利用此構思對本實用新型進行非實質性的改動，均應屬于侵犯本實用新型保護范圍的行為。
【權利要求】
1.一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:至少包含: 一淺溝槽隔離區，形成于半導體基底內； 一閘極，由多個閘氧化層及多晶硅層依序形成于所述半導體基底表面上方； 一介電層，形成于閘極周圍，且該上層截面積無氧化層覆蓋； 二間隙壁，形成于閘極的側壁，且該一閘極周圍的介電層側壁只有一間隙壁，用以隔離源極、汲極與閘極所構成的構造，以便于源極重摻雜； 一重摻雜源/汲極，通過重摻雜離子植入形成于兩閘極之間的半導體基底內； 一輕摻雜汲極，形成于該閘極的間隙壁底部與該半導體基底之間； 一金屬硅化物，形成于閘極與源/汲極上方； 及一內金屬介電層，形成于存儲器上部表面，在所述閘極與源/汲極擴散區之間蝕刻一共同接觸插塞，用以隔離金屬層。
2.如權利要求1所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述半導體基底為硅底材。
3.如權利要求1所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述閘氧化層至少包含二氧化硅，采用干式氧化法制得。
4.如權利要求3所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述閘極至少包含多晶硅、磷、砷及硅化鎢中的一種，采用熱擴散法制得。
5.如權利要求1所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述一閘極周圍側壁只有一間隙壁，閘極側壁無間隙壁處，也覆蓋有金屬硅化物。
6.如權利要求5所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述間隙壁至少包含氧化硅。
7.如權利要求6所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述金屬硅化物至少包含鈦金屬。
8.如權利要求1所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述介電層包含硅元素和/或氧元素，采用低壓化學其相沉積法制得。
9.如權利要求1所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述淺溝槽隔離區至少包含多晶硅及二氧化硅。
10.如權利要求1所述的一種具有共同接觸插塞的靜態隨機存取存儲器，其特征在于:所述內金屬介電層至少包含二氧化硅。
【文檔編號】H01L27/11GK203562427SQ201320751410
【公開日】2014年4月23日 申請日期:2013年11月25日 優先權日:2013年11月25日
【發明者】葉文冠 申請人:葉文冠, 綠亞電子（泉州）有限公司