<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

一種屏蔽柵結構的肖特基二極管及其制備方法與流程

文檔序號:34656342發布日期:2023-06-30 01:00閱讀:60來源:國知局
一種屏蔽柵結構的肖特基二極管及其制備方法與流程

本申請屬于半導體功率器件,尤其涉及一種屏蔽柵結構的肖特基二極管及其制備方法。


背景技術:

1、開關電源中運用了大量的功率整流器。功率整流器的性能對開關電源的整體性能有著重要的影響。肖特基二極管較傳統的pn結二極管(pn結二極管是一種半導體器件,由p型半導體和n型半導體組成,通過將兩種半導體材料結合在一起形成pn結,實現單向導電的特性。)具有較低的正向導通壓降,無載流子存儲效應,屬于單極性器件,因而被廣泛用作高頻和快速幵關的理想器件。

2、傳統的溝槽肖特基的芯片的有源區包含了溝槽與肖特基結兩部分,溝槽和肖特基結的占比會影響器件的電流和電壓特性。具體而言,溝槽的寬度占比越大,器件的開關速度越快,但是導通時的電流損耗也會增加;而肖特基結的占比面積越大,則器件的導通電壓降低,但是開關速度會變慢。在正向導通時,正向導通電壓的大小是由肖特基結的面積所占有源區的百分比決定;而在反向關斷時,溝槽可以通過電荷調節,耗盡夾斷溝槽間的肖特基通流路徑減小漏電,同時承擔反向耐壓的作用。

3、所以為了保證反向的耐壓不得不犧牲正向的肖特基結的面積,導致正向導通特性較低。


技術實現思路

1、本申請提供了一種屏蔽柵結構的肖特基二極管及其制備方法,可以解決有源區肖特基結的占比面積低、正向導通特性低的問題。

2、第一方面,本申請提供一種屏蔽柵結構的肖特基二極管,包括:

3、襯底;

4、設置于襯底上的第一外延層;

5、形成于第一外延層頂端的第一溝槽、第二溝槽和多個第三溝槽,第一溝槽、第二溝槽和多個第三溝槽互相連通形成柵狀溝槽結構,柵狀溝槽結構中填充有多晶硅,多晶硅與柵狀溝槽結構之間形成有第一氧化層,多晶硅的頂面形成有第二氧化層;

6、設置于第一外延層頂端的第二外延層,第二外延層覆蓋柵狀溝槽結構,第二外延層上形成有第一通孔和第二通孔,第一通孔與第一溝槽對應設置,第二通孔與第二溝槽對應設置,第一通孔和第二通孔內均填充有第三氧化層;

7、正面金屬層,正面金屬層覆蓋于第二外延層上,并與第二外延層形成肖特基接觸,且正面金屬層與第一通孔對應的位置處向第二外延層的方向延伸形成第一連接部,正面金屬層與第二通孔對應的位置處向第二外延層的方向延伸形成第二連接部,第一連接部依次穿過第一通孔和第二氧化層,第二連接部依次穿過第二通孔和第二氧化層;

8、設置于正面金屬層的底面的外表面的勢壘金屬層,勢壘金屬層與第一連接部底端對應的位置與多晶硅接觸,勢壘金屬層與第二連接部底端對應的位置與多晶硅接觸。

9、可選的,第一溝槽和第二溝槽的橫截面積相等、且大于多個第三溝槽的橫截面積,第一溝槽、第二溝槽和多個第三溝槽的深度均相等。

10、可選的,第一溝槽、第二溝槽和多個第三溝槽的深度為1500?~?2500nm。

11、可選的,第三氧化層的頂面與第二外延層的頂面處于同一水平面。

12、可選的,第二氧化層的頂面與第一外延層的頂面處于同一水平面。

13、可選的,第二外延層為低阻外延層。

14、可選的,第一氧化層的厚度為100?~?150nm。

15、可選的,第二氧化層的厚度為150?~?250nm。

16、第二方面,本申請還提供一種屏蔽柵結構的肖特基二極管的制備方法,其制備方法包括:

17、在襯底上生長第一外延層;

18、在第一外延層上刻蝕溝槽,使第一外延層上形成第一溝槽、第二溝槽和多個第三溝槽;第一溝槽、第二溝槽和多個第三溝槽互相連通形成柵狀溝槽結構;

19、去除第一外延層頂面刻蝕殘留的光刻膠;

20、在柵狀溝槽結構的內壁進行犧牲氧化和柵氧生長,在柵狀溝槽結構內壁上形成第一氧化層;

21、延第一外延層頂面進行多晶硅沉積,并進行多晶回刻,使柵狀溝槽結構中填充多晶硅;

22、通過多晶氧化在多晶硅的頂面形成第二氧化層;

23、在第一外延層的頂面沉積第二外延層;

24、在第二外延層上與第一溝槽對應的位置處刻蝕出第一通孔,并在第二外延層上與第二溝槽對應的位置處刻蝕出第二通孔;

25、在第一通孔和第二通孔內沉積第三氧化層;

26、在第一通孔內刻蝕第一多晶硅接觸孔,第一多晶硅接觸孔依次穿過第三氧化層和第二氧化層,在第二通孔內刻蝕第二多晶硅接觸孔,第二多晶硅接觸孔依次穿過第三氧化層和第二氧化層;

27、在第二外延層的頂面、第一多晶硅接觸孔的內壁和第二多晶硅接觸孔的內壁濺射沉積勢壘金屬,形成勢壘金屬層;

28、在勢壘金屬層的頂面濺射沉積正面金屬,形成正面金屬層,且第一多晶硅接觸孔內的正面金屬形成第一連接部,第二多晶硅接觸孔內的正面金屬形成第二連接部。

29、可選的,在第一通孔和第二通孔內沉積第三氧化層后,研磨第三氧化層,使第三氧化層的頂面與第二外延層頂面處于同一水平面。

30、本申請的上述方案有如下的有益效果:

31、本申請提供的屏蔽柵結構的肖特基二極管,在第一外延層頂面形成有柵狀溝槽結構,在第一外延層的頂面設置有第二外延層,第二外延層覆蓋在柵狀溝槽結構上,將柵狀溝槽結構埋在第一外延層和第二外延層之間,省去了芯片表面的溝槽寬度的面積,正面金屬層和第二外延層外延層形成肖特基接觸,增大了肖特基結的面積,從而大大增強器件的正向特性;同時在第二外延層上設置有第一通孔和第二通孔將柵狀溝槽結構引出與正面金屬層相聯,在加反向電壓時,由于溝槽間的電荷平衡效應,會在反向截止時形成耗盡區,實現反向耐壓的需求。

32、本申請的其它有益效果將在隨后的具體實施方式部分予以詳細說明。



技術特征:

1.一種屏蔽柵結構的肖特基二極管,包括襯底,其特征在于,所述肖特基二極管還包括:

2.根據權利要求1所述的肖特基二極管,其特征在于,所述第一溝槽(21)和所述第二溝槽(22)的橫截面積相等、且大于多個所述第三溝槽(23)的橫截面積,所述第一溝槽(21)、所述第二溝槽(22)和多個所述第三溝槽(23)的深度均相等。

3.根據權利要求2所述的肖特基二極管,其特征在于,所述第一溝槽(21)、所述第二溝槽(22)和多個所述第三溝槽(23)的深度為1500?~?2500nm。

4.根據權利要求1所述的肖特基二極管,其特征在于,所述第三氧化層(7)的頂面與所述第二外延層(6)的頂面處于同一水平面。

5.根據權利要求1所述的肖特基二極管,其特征在于,所述第二氧化層(5)的頂面與所述第一外延層(1)的頂面處于同一水平面。

6.根據權利要求1所述的肖特基二極管,其特征在于,所述第二外延層(6)為低阻外延層。

7.根據權利要求1所述的肖特基二極管,其特征在于,所述第一氧化層(4)的厚度為100~?150nm。

8.根據權利要求1所述的肖特基二極管,其特征在于,所述第二氧化層(5)的厚度為150~?250nm。

9.一種肖特基二極管的制備方法,其特征在于,所述肖特基二極管為如權利要求1-8任一項所述的屏蔽柵結構的肖特基二極管,所述制備方法包括:

10.根據權利要求9所述的肖特基二極管的制備方法,其特征在于,在所述第一通孔和所述第二通孔內沉積所述第三氧化層(7)后,研磨所述第三氧化層(7),使所述第三氧化層(7)的頂面與所述第二外延層(6)頂面處于同一水平面。


技術總結
本申請適用于半導體功率器件技術領域,提供了一種屏蔽柵結構的肖特基二極管及其制備方法,在第一外延層頂面形成有柵狀溝槽結構,在第一外延層的頂面設置有第二外延層,第二外延層覆蓋在柵狀溝槽結構上,將柵狀溝槽結構埋在第一外延層和第二外延層之間,省去了芯片表面的溝槽寬度的面積,正面金屬層和第二外延層形成肖特基接觸,增大了肖特基結的面積,從而大大增強器件的正向特性;同時在第二外延層上設置有第一通孔和第二通孔將柵狀溝槽結構引出與正面金屬層相聯,在加反向電壓時,由于溝槽間的電荷平衡效應,會在反向截止時形成耗盡區,實現反向耐壓的需求。

技術研發人員:原江偉,黃曉櫓,王特,劉圣前,庭小微
受保護的技術使用者:湖南楚微半導體科技有限公司
技術研發日:
技術公布日:2024/1/13
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影