具有低電流損耗快速響應時間的振蕩器結構以及用于操作這種振蕩器結構的方法

專利名稱：具有低電流損耗快速響應時間的振蕩器結構以及用于操作這種振蕩器結構的方法
技術領域：
本發明的實施例通常涉及電子系統以及用于操作這種電子系統的方法，以及更具體地涉及振蕩器結構以及用于操作這種振蕩器結構的方法。
背景技術：
在高精度的過程/電壓/溫度補償振蕩器中，振蕩的精度很大程度上依賴于所述振蕩器的電壓/電流基準發生器的精度和所述振蕩器的比較器的延遲。此外，所述振蕩器的響應速度/延遲通常直接與所述基準發生器和所述比較器的響應速度/延遲有關。對于設計用于基于基準發生器和比較器來產生精確計時的振蕩器，較快的響應時間典型地伴隨著在基準發生器和比較器中較高的電流損耗
發明內容
本發明描述了一種振蕩器結構和一種用于使這種振蕩器結構加電/斷電的方法。在一個實施例中，振蕩器結構包括基準信號發生器，設置用于產生基準信號，以及同相/正交(IQ)振蕩器，設置用于基于所述基準信號產生振蕩信號。所述基準信號發生器包括含有多個啟動電路的分布式啟動電路系統。所述IQ振蕩器包括具有低功率功能模式和turbo功能模式的至少一個turbo比較器。本發明還描述了其他實施例。在實施例中，振蕩器結構包括基準信號發生器和IQ振蕩器。所述基準信號發生器包括電壓基準信號發生器，設置用于產生恒定的基準電壓，其中所述電壓基準信號發生器包括含有多個啟動電路的分布式啟動電路系統；電壓組(voltage bank)基準信號發生器，設置用于從所述電壓基準信號發生器接收恒定的基準電壓并且產生一組基準電壓；以及電流基準信號發生器，設置用于從所述電壓組基準信號發生器接收一組基準電壓并且產生偏置電壓和基準電流。所述IQ振蕩器設置用于基于所述偏置電壓和所述基準電流產生振蕩信號。所述IQ振蕩器包括鋸齒波信號發生器(sawtooth generator),設置用于產生具有180度相移的兩個輸出信號；具有低功率功能模式和turbo功能模式的兩個turbo比較器，其中所述兩個turbo比較器設置用于從所述鋸齒波信號發生器接收兩個輸出信號，并且其中所述兩個turbo比較器是基于跨導的比較器(transconductance basedcomparator);以及置位/復位邏輯，設置用于為所述兩個turbo比較器產生時鐘信號。在實施例中，一種使振蕩器結構順序地加電/斷電的方法，其中所述振蕩器結構包括基準信號發生器和IQ振蕩器，其中所述基準信號發生器包括電壓基準信號發生器、電壓組基準信號發生器和電流基準信號發生器，所述電壓基準發生器包括具有多個啟動電路的分布式啟動電路系統，以及其中所述IQ振蕩器包括鋸齒波信號發生器、兩個turbo比較器和置位/復位邏輯，所述方法包括首先使所述電壓基準信號發生器和所述電壓組基準信號發生器加電/斷電，其次使所述電流基準信號發生器加電/斷電，再次使所述IQ振蕩器加電/斷電。
結合作為本原理示例描述的附圖、根據以下詳細描述，本發明實施例的其他方面和優點將變得清楚明白。


圖I是根據本發明實施例的振蕩器結構的示意方框圖。圖2描述了包含在圖I的振蕩器結構中的基準信號發生器的實施例。圖3描述了包含在圖2的基準信號發生器中的帶有分布式啟動電路系統的電壓基準信號發生器的實施例。圖4描述了包含在圖2所示基準信號發生器中的帶有單位增益放大器的電壓組基準信號發生器的實施例。圖5描述了包含在圖2所示基準信號發生器中的帶有電流數字模擬轉換器(IDAC) 的電流基準信號發生器的實施例。圖6描述了包含在圖I所示振蕩器結構中的IQ振蕩器的實施例。圖7描述了圖6的IQ振蕩器的turbo比較器的實施例。圖8示出了圖7所示turbo比較器的實施例的晶體管級圖。圖9示出了用于圖I的振蕩器結構的示例順序/分級加電和斷電序列。圖10示出了圖I的振蕩器結構的四種電源管理模式的一些示例。圖11闡述了圖10中的四種電源管理模式的示例狀態圖。圖12描述了圖I的振蕩器結構的示例參數。圖13是一種用于使根據本發明實施例的振蕩器結構順序地加電/斷電方法的流程圖。在整個說明書中，使用類似的參考數字表示類似的元件。
具體實施例方式容易理解的是在此一般描述并且在附圖中說明的實施例的部件可以被設置并且設計在許多不同結構中。因此，各種實施例的以下詳細描述(如圖所示)并非意欲限制本公開的范圍，而是只代表各種實施例。當在圖中展現實施例的各個方面時，除非特殊說明，所述圖不必按比例繪制。所述實施例被視為在各個方面僅作為闡述性的而非限制性的。因此，本發明的范圍由所附權利要求而非這種詳細描述來闡述。在所述權利要求等同的意義和范圍內的所有變化都包含在它們的范圍內。在整個說明書中涉及的特征、優點或者類似語言不意味著可由本發明實現的所述全部特征和優點都應該在或者都在任何一個單獨的實施例中。相反，涉及特征和優點的語言應當被理解成結合一個實施例所述的具體特征、優點或者特點包括在至少一個實施例中。因此，在這個說明書中，所述特征和優點的討論以及類似語言可以但不一定涉及相同的實施例。此外，所述本發明的特征、優點和特點可以以任何合適的方式組合在一個或者多個實施例中。根據在此描述，本領域普通技術人員將認識到可以在不包括一個或者多個特定實施例的具體特征或者優點的情況下實現本發明。在其他情況下，可以在某些實施例中認識沒有在本發明所有實施例中體現出來的附加特征和優點。在整個說明書中涉及“一個實施例”或者類似語言意味著結合所述實施例所述的特定特征、結構或者特點包括在至少一個實施例中。因此，在整個說明書中，短語“在一個實施例中”以及類似語言可以但不一定全部涉及相同的實施例。圖I是根據本發明一個實施例的振蕩器結構100的示意方框圖。所述振蕩器結構可用于各種設備和應用，諸如計算機、機械和通信設備。所述振蕩器結構可以在單個電路中實現或者分布在多個電路中。在實施例中，所述振蕩器結構是振蕩器集成電路(1C)。在圖I所述的實施例中，所述振蕩器結構100包括基準信號發生器102和IQ振蕩器104。所述基準信號發生器設置用于產生基準信號。所述IQ振蕩器設置用于基于所述基準信號產生振蕩信號。所述振蕩器結構100的基準信號發生器102包括電壓基準信號發生器106、電壓組基準信號發生器108和電流基準信號發生器110。所述電壓基準信號發生器設置用于產生 基準電壓。所述電壓組基準信號發生器設置用于產生多個基準電壓，例如利用來自所述電壓基準信號發生器106的基準電壓。所述電流基準信號發生器設置用于產生基準電流，例如利用來自所述電壓組基準信號發生器108的基準電壓。圖2描述了圖I的基準信號發生器102的實施例。在圖2所示的實施例中，基準信號發生器202包括電壓基準信號發生器206、電壓組基準信號發生器208和電流基準信號發生器210。所述基準信號發生器202的電壓基準信號發生器206設置用于接收輸入電源電壓和加電/斷電信號，并且產生恒定的基準電壓“VMf”。所述加電/斷電信號由采用所述振蕩器結構100的電路產生。在實施例中,所述加電/斷電信號由電路核心(circuit core)或者中央處理單元(CPU)產生。恒定的基準電壓是一種基準電壓，其數值是固定的并且不隨時間變化。在實施例中，所述電壓基準信號發生器206可以包括至少一個啟動電路，所述啟動電路可以在所述振蕩器結構100啟動期間注入額外電流以便在預定的時間段內產生基準電壓VMf。例如，所述啟動電路可以在所述振蕩器結構100的一定的工作模式和/或一定的工作模式轉換期間注入額外電流。在實施例中，所述啟動電路在完全斷電(total powerdown) (TPD)期間向所述振蕩器結構100的活動模式(active mode)注入額外電流并且在斷電(PD)期間向所述振蕩器結構的活動模式注入額外電流。在實施例中，所述電壓基準信號發生器206包括分布式啟動電路系統，所述分布式啟動電路系統包括多于Iv啟動電路。所述分布式啟動電路系統可以提聞所述振湯器結構100的響應速度，并且在不增加所述電壓基準信號發生器206的電流消耗的情況下減小所述振蕩器結構的響應延遲。在圖3中描述了具有分布式啟動電路系統的如圖2所示的電壓基準信號發生器206的實施例。在圖3所述的實施例中，電壓基準信號發生器306包括分布式啟動電路系統330、延遲元件332、電源開關和控制單元334、完全斷電(TH))電路336、主要基準信號發生器338、斷電(PD)電路340和順序加電電路342-1、342-2。所述分布式啟動電路系統330包括主控啟動電路344和第二啟動電路346。所述主控啟動電路將從所述延遲元件332和所述TPD電路336接收指令信號，并且向所述主要基準信號發生器338注入電流。所述第二啟動電路從所述TPD電路接收指令信號，并且向所述主要基準信號發生器注入3個電流。
所述延遲元件332接收所述加電/斷電信號并且產生已延遲的加電/斷電信號，所述已延遲的加電/斷電信號被輸出至電源開關和控制單元334、所述TPD電路336和所述主控啟動電路344。所述電源開關和控制單元334從所述延遲元件332接收所述輸入電源電壓和已延遲的加電/斷電信號，并且選擇性地連接內部電源。在實施例中，所述電源開關和控制單元包括互補金屬氧化物半導體(CMOS)開關，當向所述電源開關和控制單元的已延遲的加電/斷電信號被激活時，所述開關接通。所述TPD電路336從所述延遲元件332接收已延遲的加電/斷電信號并且產生指令信號，所述指令信號被輸出至所述主控啟動電路344和所述第二啟動電路346。所述主要基準信號發生器338從所述分布式啟動電路系統330、所述延遲元件332、所述電源開關和控制單元334、所述TH)電路336和所述電路340接收輸入信號，并且產生恒定的基準電壓VMf，所述基準電壓被輸出至所述電壓組基準信號發生器208 (如圖2所示)。此外，所述主要基準信號發生器產生輸出信號給所述順序加電電路342-1、342-2。 在圖3所述的實施例中，所述主要基準信號發生器包括晶體管348-366、368-l" 368-N(其中N是大于2的整數)、370-l-370_M(其中M是大于I的整數)以及定時電容器(timingcapacitor) 372。，成所述主要基準信號發生器第一支路的所述晶體管348、354、360、366以及形成所述主要基準信號發生器第二支路的所述晶體管350、356、362、368-1至368-N產生與絕對溫度成比例的電流(I) (IPTAT)。所述電流I被鏡像到所述主要基準信號發生器的第三支路，所述第三支路由晶體管352和358組成。所述晶體管364和370-1至370-M產生補償的基準電壓，該電壓是所述基準電壓VMf。所述ro電路340向晶體管360與晶體管366之間的節點、晶體管356與晶體管362之間的節點以及晶體管358與晶體管364之間的節點施加放電信號，以便分別釋放所述主要基準信號發生器338的第一、第二和第三支路上的電壓。在實施例中，所述ro電路接收輸入信號來產生所述放電信號，所述輸入信號產生自用于使所述振蕩器結構100順序斷電的順序信號。所述順序加電電路342-1從所述主要基準信號發生器接收輸出信號并且產生輸出電壓“V1()Ut”。所述順序加電電路342-2從所述主要基準信號發生器和所述電路340接收輸出信號并且產生輸出電壓“V2wt”。所述輸出電壓Vlwt和V2wt被輸出至所述電壓組基準信號發生器208 (如圖2所示)。返回至圖2，所述基準信號發生器202的電壓組基準信號發生器208設置用于從所述電壓基準信號發生器206接收恒定的基準電壓Vref并且產生一組基準電壓(例如“VMf(l”、“^’和“1吧”)，基于所述恒定的基準電壓VMf，這組基準電壓被輸出至所述電流基準信號發生器210。在圖2所示的實施例中，所述電壓組基準信號發生器208包括放大器212和電阻器串數字模擬轉換器(RDAC) 214。所述電壓組基準信號發生器208的放大器212設置用于從所述電壓基準信號發生器206接收恒定的基準電壓Nref并且產生輸出電壓“VMf buf”給所述RDAC 214。在實施例中，所述放大器可以是單位增益放大器，維持所述恒定的基準電壓Vref的數值。在這個實施例中，所述輸出電壓buf的數值與所述恒定的基準電壓Vref相同。所述電壓組基準信號生成器208的所述RDAC 214設置用于接收所述輸出電壓Vref buf并且產生一組基準電壓(例如三個基準電壓VMf(l、Vrefl和VMf2)。所述RDAC還接收DC和AC微調比特(trim bits)，所述微調比特用于設定所述基準電壓組的數值，諸如基準電壓VMf(l、Vrefl和VMf2。所述DC微調比特代表用于為在RDAC的硅制造過程中所造成的誤差調整所述基準電壓組數值的微調比特。在所述硅制造過程中，有時所述硅制造結果與模型和模擬結果不同。在這些情況下，需要用DC微調比特來設定所述硅制造結果使之接近所述模型和模擬結果。所述AC微調比特代表用于主動地調整所述基準電壓組數值的微調比特。典型地，DC整理執行一次而AC微調執行多次。在圖4中描述了具有單位增益放大器412的圖2所示的電壓組基準信號發生器208的實施例。在圖4所述的實施例中，電壓組基準信號發生器408包括所述單位增益放大器412、RDAC 414、開關晶體管416和放大器控制電路418和420。所述單位增益放大器412由所述放大器控制電路418和420控制，以便產生與所述恒定的基準電壓Vref具有相同數值的輸出電壓。所述開關晶體管416與所述單位增益放大器、RDAC 414和所述振蕩器結構100的內部電源相連。所述開關晶體管從所述單位增益放大器接收恒定的基準電壓VMf并且產生與所述恒定的基準電壓VMf具有相同數值的輸出 電壓。所述RDAC 414設置用于從所述開關晶體管416接收恒定的基準電壓VMf以及DC和AC微調比特，并且產生三個基準電壓VMf(l、Vrefl和VMf2和反饋信號給所述單位增益放大器412。在圖4所述的實施例中，所述AC微調比特是“15 0”，意味著所述AC微調比特具有16比特的控制輸入和分辨率。所述DC微調比特是“3 0”，意味著所述DC微調比特具有4比特控制輸入和分辨率。在圖4所述的實施例中，所述RDAC 414接地。所述放大器控制電路418從所述內部電源接收輸入信號以及從所述順序加電電路342-1 (如圖3所示)接收輸出電壓Vlrat并且產生用于所述單位增益放大器412的控制信號。所述放大器控制電路420從順序加電電路342-2(如圖3所示)接收輸出電壓V2wt并且產生用于所述單位增益放大器412的另一個控制信號。在圖4所述的實施例中，所述放大器控制電路420接地。返回至圖2，所述基準信號發生器202的電流基準信號發生器210設置用于從所述電壓組基準信號發生器208接收基準電壓組(例如VMf(l、VMfl和VMf2)并且產生偏置電壓“PMas”和基準電流“1 廣。所述偏置電壓Pbias和所述基準電流Iref被輸出至所述IQ振蕩器104(如圖I所示)。在實施例中，所述基準電流IMf是經二階溫度補償的基準電流，意味著所述電流隨所述溫度的變化具有拋物線形狀。由于所述拋物線形狀，將二階溫度補償的基準電流具有較小變化。所述電流基準信號發生器210可以包括電流數字模擬轉換器(IDAC)，設置用于將數字信號轉換為所述基準電流IMf。圖5描述了具有IDAC的圖2所示的電流基準信號發生器210的實施例。在圖5所述的實施例中，電流基準信號發生器510包括放大器550、552、554，串聯電阻器556、558，串聯電阻器560、562、串聯電阻器564、566、568、570，晶體管572、574,576 和 Tr4-Tr9，以及包括晶體管 Trl_Tr3 的 IDAC 578。所述放大器550、串聯電阻器556、558和晶體管572用于將來自所述RDAC 214或者414的所述基準電壓Vref2轉換至電流12。具體地，所述放大器550從所述電阻器556和所述晶體管572之間的節點接收所述基準電壓Vref2和反饋信號并且產生輸出信號給所述晶體管572的柵極端子(gate terminal)，所述柵極端子將所述電流I2輸出給所述IDAC 578。在圖5所述的實施例中，所述電阻器558接地。可以調整所述串聯電阻器556、558的數值以便產生不同的輸出電流12。所述放大器552、串聯電阻器560、562和晶體管574用于將來自所述RDAC 214或者414的所述基準電壓Vrefl轉換至電流1:。具體地，所述放大器552從所述電阻器560和所述晶體管574之間的節點接收所述基準電壓VMfl和反饋信號并且產生輸出信號給所述晶體管574的柵極端子，所述柵極端子將所述電流I1輸出給所述IDAC 578。在圖5所述的實施例中，所述電阻器562接地。可以調整所述串聯電阻器560、562的數值以便產生不同的輸出電流I10所述放大器554、串聯電阻器564、566、568、570和晶體管576用于將來自所述RDAC 214或者414的所述基準電壓V,ef(l轉換至電流L。具體地，所述放大器554從所述電阻器564和所述晶體管576之間的節點接收所述基準電壓Vreftl和反饋信號并且產生輸出信號給所述晶體管576的柵極端子，所述柵極端子將所述電流Itl輸出給所述IDAC 578。在圖5所述的實施例中，所述電阻器570接地。可以調整所述串聯電阻器564、566、568、570的數 值以便產生不同的輸出電流工0。所述IDAC 578用于產生所述偏置電壓Pbias和所述基準電流Iref。如圖5所示，所述IDAC 578包括晶體管Trl-Tr3。所述晶體管Trl、Tr2、Tr4、Tr6和Tr8與所述振蕩器結構100的內部電源相連。所述晶體管Tr2與所述晶體管Tr3級聯。所述晶體管Tr2和所述晶體管Tr3都是二極管連接。所述晶體管Tr2和Tr3與所述晶體管Tr4和Tr5相連以便形成電流鏡。所述晶體管Tr6與所述晶體管Tr7級聯。所述晶體管Tr6和所述晶體管Tr7都是二極管連接。所述晶體管Tr6和Tr7與所述晶體管TrS和Tr9相連以便形成電流鏡像。對所述電流I2和所述電流I1進行組合以產生二極管相連的晶體管Tr2和Tr3兩端加電壓。由所述晶體管Tr2-Tr5形成的電流鏡像產生電流Itl。由所述晶體管Tr6_Tr9形成的電流鏡處理所述電流Itl以便產生所述電流Itl的鏡像版本。所述電流Itl的鏡像版本和所述電流Itl組合產生所述基準電流IMf。返回至圖1，所述振蕩器結構100的IQ振蕩器104設置用于基于來自所述基準信號發生器102的所述基準信號產生振蕩信號。在圖I所述的實施例中，所述IQ振蕩器104包括鋸齒波信號發生器112、turbo比較器114-1、114-2和置位/復位(SR)邏輯116。盡管描述所述IQ振蕩器104具有某些部件和功能，但是所述IQ振蕩器104的其中實施例可以包括較少或者較多的部件來實現較少或者較多的功能。例如，所述IQ振蕩器104可以只包括所述turbo比較器114-1、114-2中的一個。所述IQ振蕩器104的所述鋸齒波信號發生器112產生具有180度相移的兩個輸出信號。在實施例中，所述鋸齒波信號發生器112輸出兩個信號A和B。所述輸出信號A與所述輸出信號B成180度異相。在實施例中，所述鋸齒波信號發生器112包括兩個定時電容器(未不出)，由所述基準電流充電來產生電壓，以便為所述輸出信號設定定時。所述IQ振蕩器104的所述turbo比較器114_1、114_2中的每一個都具有低功率功能模式和turbo功能模式。在所述低功率功能模式下，每一個turbo比較器114-1或者114-2都用低功率工作。在所述turbo功能模式下,每一個turbo比較器114-或者114-2都用較高電流工作以便加速所述比較過程(comparator process)。在實施例中，每一個turbo比較器114-1或者114-2都可以產生微弱的偏置電流和較強的偏置電流。在所述低功率功能模式下，所述微弱的偏置電流由每一個turbo比較器114-1或者114-2輸出。在所述turbo功能模式下，所述較強偏置電流和所述微弱偏置電流的組合由每一個turbo比較器114-1或者114-2輸出。由于所述偏置電流在所述turbo功能模式下是增強的，因此所述turbo比較器114-1或者114-2在所述turbo功能模式下可以具有比在所述低功率功能模式下更快的響應速度。傳統的比較器有時關斷來節省電力。與傳統比較器相比，所述IQ振蕩器104的所述turbo比較器114-1和114-2從不關斷。具體地，每一個turbo比較器114-1或者114-2都切換至所有偏置都存在的所述低功率功能模式來代替關斷。與所述傳統的比較器相比，所述turbo比較器114-1和114-2節省電力并且具有較快的響應時間。在實施例中，每一個turbo比較器114-1、114-2都是基于跨導/Gm的比較器。基于跨導/Gm的比較器是一種其比較功能基于所述輸出電流變化的比較器，所述輸出電流變化由所述比較器的輸入電壓引入。與基于電壓比較器相比，基于Gm比較器具有較快的響應速度。所述IQ振蕩器104的響應速度與所述turbo比較器114-1、114-2的響應速度有關。由于所述基于Gm的turbo比較器114-1、114-2較快的響應速度，所述IQ振蕩器104的響 應速度提高了。所述IQ振蕩器104的所述SR邏輯116設置用于產生和/或使能用于所述turbo比較器114-1、114-2的時鐘信號。所述SR邏輯116可以包括邏輯門，諸如”或非”門和”或”門。在實施例中，所述SR邏輯16被設定為始終接通。圖6描述了圖I所述IQ振蕩器104的一個實施例。在圖6所述的實施例中，IQ振蕩器604包括電源控制塊618、鋸齒波信號發生器612、turbo比較器614-1、614-2、SR邏輯616和控制電路620。所述電源控制塊618用于控制所述IQ振蕩器604其他塊的電源。在圖6所述的實施例中，所述電源控制塊618包括反相器622、“與非門”門624和晶體管626、628，所述晶體管由用于模擬器件(avdd)的電源電壓供電。所述反相器622將斷電(PD)信號反相成反相的H)(PDN)信號。所述信號由采用所述振蕩器結構100的電路系統產生。所述“與非門”門624將所述PDN信號和來自所述電流基準信號發生器210或者510的所述偏置電壓Pbias轉換成斷電使能(EN_PD)信號。所述晶體管626在所述柵極端接收所述ENJ5D信號，在所述源極端接收avdd并且在所述漏極端產生輸出電壓“Vd”。所述晶體管628在所述柵極端接收電壓avdd并且在所述漏極端產生輸出電壓“dvdd”。所述晶體管628的柵極端接地，在此被稱作模擬器件的地(AGND)。所述鋸齒波信號發生器612由來自所述電源控制塊618的所述輸出電壓Vd供電。所述鋸齒波信號發生器612接收來自所述電流基準信號發生器210的所述基準電流IMf和另外兩個輸入信號“Ain”和“Bin”并且產生具有180度相移的兩個輸出信號“A-”和“Bwt”。所述兩個輸入信號Ain和Bin是輸入控制信號，控制由所述鋸齒波信號發生器612產生的輸出信號。每一個turbo比較器614-1、614-2都由來自所述電源控制塊618的所述輸出電壓Vd供電,并且分別由turbo時鐘信號“Clkb”和turbo時鐘信號“Clk”供電。所述turbo時鐘信號Clkb與所述turbo時鐘信號Clk具有180度相移。在圖6所述的實施例中，Clk與Ain相連而Clkb與Bin相連。每一個turbo比較器614-1、614-2都接收所述電壓VMf，來自所述基準信號發生器102或202，例如來自所述電壓基準信號發生器206，以及來自所述電流基準信號發生器210的所述偏置電壓Pbias和來自所述鋸齒波信號發生器612的輸出信號Aout和Bwt中的一個。具體地，所述turbo比較器614-1在輸入端“Vin_”接收所述電壓Vref并且在輸入端“Vin+”處接收所述信號A。#所述turbo比較器614-2在輸入端“Vin_”接收所述電壓VMf并且在輸入端“Vin+”處接收所述信號B-。圖7描述了所述turbo比較器614_1、614_2其中之一的實施例。在圖7所述的實施例中，turbo比較器714包括晶體管器件770、772和比較器774。所述晶體管器件770、772由所述電壓Vd供電。在實施例中，所述晶體管器件770、772由所述電壓avdd供電。所述晶體管器件770從所述電流基準信號發生器210或者510接收所述偏置電壓Pbias。所述晶體管器件772接收時鐘信號“Turbo_Clk”。所述時鐘信號Turbo_Clk可以是所述時鐘信號Clk或者所述時鐘信號Clkb。所述晶體管器件770、772產生控制信號給所述比較器774。所述比較器774具有用于接收所述電壓Vref的輸入端“Vin_”、用于接收所述信號Awt或者Bwt
的輸入端“Vin+”以及輸出端“V。”。圖8示出了圖7所示turbo比較器714的實施例的晶體管級圖。如圖8所示,turbo比較器814包括晶體管器件870、872、比較器874和晶體管876、878。所述晶體管器件870包括晶體管880、882。所述晶體管器件872包括晶體管884、886。所述比較器874包括晶體管 888-898。返回至圖6，所述控制電路620用于控制所述SR邏輯616。在實施例中，所述控制電路620執行所述SR邏輯616的啟動。具體地，所述控制電路620迫使所述turbo比較器614-2的所述輸出以及所述“或非”門644的所述輸入接地。此外，所述控制電路620還迫使所述“或”門646和648的輸入接地。在圖6所述的實施例中，所述控制電路620包括晶體管630-640。所述晶體管630在所述源極端子或者所述漏極端子從所述電源控制塊618接收所述EN_PD信號，在所述柵極端接收所述電壓avdd，并且產生輸出信號，所述輸出信號等于所述漏極端子或者所述源極端子的所述ENJ5D信號。所述晶體管632、634、636是串聯的。所述晶體管632、634、636在所述柵極端子接收所述ENJ5D信號。所述晶體管636與所述AGND相連。所述晶體管638、640是串聯的。所述晶體管638、640在所述柵極端從所述電源控制塊618接收所述EN_PD信號。所述晶體管640與所述AGND相連。所述SR邏輯616包括兩個“或非”門642、644和兩個“或”門646、648，由來自所述電源控制塊618的所述電壓dvdd偏置。總是接通的所述SR邏輯616產生時鐘信號Clk和Clkb給所述turbo比較器614-1、614。為了控制在所述振蕩器結構100加電和斷電中的電流損耗，采用順序/分級加電/斷電機制來使所述振蕩器結構加電/斷電。在圖9中示出了用于所述振蕩器結構的示例順序/分級加電和斷電序列。在所述順序/分級加電中，當所述電壓基準信號發生器106和所述電壓組基準信號發生器108接收到完全斷電(TPD)無效置位(deassertion)信號時，首先使所述電壓基準信號發生器106和所述電壓組基準信號發生器108加電。當所述電流基準信號發生器110接收到斷電(PD)無效置位信號時，其次使所述電流基準信號發生器110加電。第三使所述IQ振蕩器104加電。具體地，所述鋸齒波信號發生器112加電，然后所述turbo比較器114-1、114-2中的至少一個加電，例如，當接收到斷電振蕩器(PD_0SC)無效置位信號時。在實施例中，所述無效置位信號是所述對應信號的下降沿(falling edge)。
在所述順序/分級斷電中，當所述電壓基準信號發生器106和所述電壓組基準信號發生器108接收到TH)斷言(assertion)信號時，首先使所述電壓基準信號發生器106和所述電壓組基準信號發生器108斷電。在所述電壓基準信號發生器106和所述電壓組基準信號發生器108開始所述斷電過程之后，當所述電流基準信號發生器110接收到ro斷言信號時，所述電流基準信號發生器110斷電。在所述電流基準信號發生器110開始所述斷電過程之后，當接收到PD_0SC斷言信號時所述IQ振蕩器104斷電。具體地，首先使所述turbo比較器114-1、114-2中的至少一個斷電，然后使所述SR邏輯116斷電，接著是所述鋸齒波信號發生器112。在實施例中，所述斷言信號是所述對應信號的上升沿。在實施例中，所述振蕩器結構100按照四種電源管理模式下工作，包括活動模式、待機模式、劑量模式(dose mode)和休眠模式。在圖10中示出了所述活動模式、待機模式、劑量模式和休眠模式的性質的一些示例。如圖10所示，在所述主動模式下，使所述電壓基準信號發生器106、所述電壓組基準信號發生器108、所述電流基準信號發生器110和所述IQ振蕩器104加電。在所述待機模式下，使所述電壓基準信號發生器106、所述電壓組基準信號發生器108和所述電流基準信號發生器110加電，而使所述IQ振蕩器104斷電。在劑量模式下，使所述電壓基準信號發生器106和所述電壓組基準信號發生器108加電，而使所 述電流基準信號發生器110和所述IQ振蕩器104斷電。在休眠模式下，使所述電壓基準信號發生器106、所述電壓組基準信號發生器108、所述電流基準信號發生器110和所述IQ振蕩器104斷電。用于所述turbo比較器114-1、114-2的所述時鐘信號，諸如用于所述turbo比較器614-1、614-2的時鐘信號Clkb和Clk，在所述活動模式、待機模式、劑量模式和休眠模式下變化。如圖10所示，所述時鐘信號Clkb和Clk在所述活動模式下是正常的而在其他模式下是“L/H”，其中L表示邏輯低0V，而H表示邏輯高，是來自所述電源控制塊618的電源電壓dvdd。圖11闡述了所述振蕩器結構100的所述活動模式、待機模式、劑量模式和休眠模式的示例狀態圖。在所述待機模式下，所述PD_0SC信號是邏輯高并且所述IQ振蕩器104關斷。在所述劑量模式下，所述ro信號是邏輯高并且除了所述IQ振蕩器104之外，使所述電流基準信號發生器110斷電。在所述休眠模式下，所述TH)信號是邏輯高并且使所述電壓基準信號發生器106和所述電壓組基準信號發生器108也斷電。為了從所述活動模式切換至所述待機模式，所述PD_0SC信號從邏輯低切換至邏輯高。為了從所述活動模式切換至所述劑量模式，所述ro信號從邏輯低切換至邏輯高。為了從所述活動模式切換至所述休眠模式，所述Tro信號從邏輯低切換至邏輯高。圖12描述了所述振蕩器結構100的示例參數。如圖12所述，在所述活動模式下，所述TH)信號、所述ro信號和所述PD_0SC信號是邏輯低，所述電流“I_total”是17. 14微安(U A)，所述電流“l_0sc”是8. 79 ii A,以及所述電流“I_bias”是9. 59 y A。所述電流1_total是所述振蕩器結構的總電流。所述電流l_0sc是由所述IQ振蕩器104抽取(drawn)的電流。所述電流I_bias是由所述基準信號發生器102抽取的電流。在所述待機模式下，所述TH)信號和所述信號是邏輯低，所述PD_0SC信號是邏輯高，所述電流I_total是5. 16^，所述電流1_0%是12.8納安(nA)，所述電流I_bias是5. 15 y A，所述啟動時間是0.114微秒(us)，所述頻率穩定時間是0.81 ii S，以及所述峰值電流是73. 3 iiA。所述啟動時間是用于所述IQ振蕩器104啟動振蕩的持續時間。所述頻率穩定時間是用于所述振蕩精確到所述振蕩的標稱精度的持續時間。所述峰值電流是當所述IQ振蕩器104工作時其分掉的最高瞬時電流。在所述劑量模式下，所述TH)信號和所述PD_OSC信號是邏輯低，所述F1D信號是邏輯低，所述電流I_total是430nA，所述電流I_Osc是13. 7nA，所述電流I_bias是417nA，所述啟動時間是I. 232 u S，所述頻率穩定時間是I. 95 u s,以及所述峰值電流是106 u A。在所述休眠模式下，所述PD_OSC信號和所述信號是邏輯低，所述TH)信號是邏輯高，所述電流I_total是23. 5nA,所述電流I_Osc是11. 94nA,所述電流I_bias是11. 6nA,所述啟動時間是0. 382 u S，所述頻率穩定時間是I. 8 ii S，以及所述峰值電流是158 u A。如圖12所示，所述振蕩器結構的所述啟動時間和所述頻率穩定時間在毫秒范圍。在高精度的振蕩器中，較快的響應時間通常伴隨著所述基準信號發生器和比較器中較高的電流損耗。然而，所述分布式電壓基準信號發生器106和所述turbo模式比較器114-1、114-2可以組合以便獲得具有亞微秒響應時間和微安電流損耗的精確振蕩器。在某些實施例中，圖9所述的分布式電壓基準信號發生器106、turbo模式比較器114-1、114-2和加電/斷電序列可以組合以便獲得具有亞微秒響應時間和微安電流損耗的精確振蕩器。圖13是一種用于使根據本發明實施例所述的振蕩器結構順序地加電/斷電方法 的流程圖。所述振蕩器結構包括基準信號發生器和一個IQ振蕩器。所述基準信號發生器包括含有多個啟動電路的分布式啟動電路系統的電壓基準信號發生器/電壓組基準信號發生器和電流基準信號發生器。所述IQ振蕩器包括鋸齒波信號發生器、兩個turbo比較器和SR邏輯。所述振蕩器結構可以與圖I所述的振蕩器結構100相似或者相同。在方框1302處，首先使所述電壓基準信號發生器和所述電壓組基準信號發生器加電/斷電。在方框1304處，其次使所述電流基準信號發生器加電/斷電。在方框1306處，再次使所述IQ振蕩器加電/斷電。盡管在此以特定的順序示出并且描述了所述方法的操作，但是所述方法的操作順序可以改變，使得可以以相反的順序執行某些操作或者使得與其他操作同步執行某些操作，至少部分地同步執行。在另外一個實施例中，可以以間歇的和/或交替的方式執行指令或者不同操作的子操作。此外，盡管本發明上述的具體實施例包括在此所述的一些部件，本發明的其他實施例可以包括較少或者較多的部件來實現較少或者較多的特征。此外，盡管已經描述了本發明的具體實施例，本發明不限于在此所述的部件的具體形式或者結構。本發明的范圍由所附的權利要求及其等同限定。
權利要求
1.一種振蕩器結構,包括 基準信號發生器，設置用于產生基準信號，其中所述基準信號發生器包括分布式啟動電路系統，所述分布式啟動電路系統包括多個啟動電路；以及 同相/正交IQ振蕩器，設置用于基于所述基準信號產生振蕩信號，其中所述IQ振蕩器 包括具有低功率功能模式和turbo功能模式的至少一個turbo比較器。
2.根據權利要求I所述的振蕩器結構，其中所述基準信號發生器包括電壓基準信號發生器，設置用于產生恒定的基準電壓，其中所述電壓基準信號發生器包括所述分布式啟動電路系統。
3.根據權利要求2所述的振蕩器結構，其中所述基準信號發生器還包括 電壓組基準信號發生器，設置用于從所述電壓基準信號發生器接收恒定的基準電壓，并且產生一組基準電壓；以及 電流基準信號發生器，設置用于從所述電壓組基準信號發生器接收一組基準電壓，并且產生偏置電壓和基準電流。
4.根據權利要求3所述的振蕩器結構，其中所述基準電流是經二階溫度補償的基準電流。
5.根據權利要求3所述的振蕩器結構，其中所述電流基準信號發生器包括電流數字模擬轉換器，設置用于將數字信號轉換為所述基準電流。
6.根據權利要求3所述的振蕩器結構，其中所述電壓組基準信號發生器包括 單位增益放大器，設置用于從所述電壓基準信號發生器接收所述恒定的基準電壓，并且產生與所述恒定的基準電壓具有相同值的輸出電壓；以及 電阻器串數字模擬轉換器，設置用于從所述單位增益放大器接收所述輸出電壓，并且產生一組基準電壓。
7.根據權利要求I所述的振蕩器結構，其中所述至少一個turbo比較器包括具有所述低功率功能模式和所述turbo功能模式的兩個turbo比較器。
8.根據權利要求7所述的振蕩器結構，其中所述兩個turbo比較器是基于跨導的比較器。
9.根據權利要求3所述的振蕩器結構，其中所述IQ振蕩器還包括 鋸齒波信號發生器，設置用于產生具有180度相移的兩個輸出信號，其中將所述兩個輸出信號輸出給所述至少一個turbo比較器；以及 置位/復位邏輯，設置用于產生用于所述至少一個turbo比較器的時鐘信號。
10.根據權利要求9所述的振蕩器結構，其中順序加電序列用于使所述振蕩器結構加電，其中首先使所述電壓基準信號發生器和所述電壓組基準信號發生器加電，其次使所述電流基準信號發生器加電，再次使所述鋸齒波信號發生器和所述至少一個turbo比較器加電。
11.根據權利要求9所述的振蕩器結構，其中順序斷電序列用于使所述振蕩器結構斷電，其中首先使所述電壓基準信號發生器和所述電壓組基準信號發生器斷電，其次使所述電流基準信號發生器斷電，再次使所述IQ振蕩器斷電。
12.根據權利要求11所述的振蕩器結構，其中首先使所述至少一個turbo比較器斷電，其次使所述置位/復位邏輯斷電，再次使所述鋸齒波信號發生器斷電。
13.根據權利要求3所述的振蕩器結構，所述振蕩器結構按照四種電源管理模式工作，包括活動模式、待機模式、劑量模式和休眠模式，其中在所述活動模式下，使所述電壓基準信號發生器、所述電壓組基準信號發生器、所述電流基準信號發生器和所述IQ振蕩器加電，其中在所述待機模式下，使所述電壓基準信號發生器、所述電壓組基準信號發生器和所述電流基準信號發生器加電而所述IQ振蕩器斷電，其中在所述劑量模式下，使所述電壓基準信號發生器和所述電壓組基準信號發生器加電而所述電流基準信號發生器和所述IQ振蕩器斷電，以及其中在所述休眠模式下，使所述電壓基準信號發生器、所述電壓組基準信號發生器、所述電流基準信號發生器和所述IQ振蕩器斷電。
14.一種振蕩器結構,包括 基準信號發生器，包括 電壓基準信號發生器，設置用于產生恒定的基準電壓，其中所述電壓基準信號發生器包括含有多個啟動電路的分布式啟動電路系統； 電壓組基準信號發生器，設置用于從所述電壓基準信號發生器接收所述恒定的基準電壓，并且產生一組基準電壓；以及 電流基準信號發生器，設置用于從所述電壓組基準信號發生器接收一組基準電壓，并且產生偏置電壓和基準電流；以及 同相/正交IQ振蕩器，設置用于基于所述偏置電壓和所述基準電流產生振蕩信號，其中所述IQ振蕩器包括 鋸齒波信號發生器，設置用于產生具有180度相移的兩個輸出信號； 具有低功率功能模式和turbo功能模式的兩個turbo比較器,其中所述兩個turbo比較器設置用于從所述鋸齒波信號發生器接收所述兩個輸出信號，并且其中所述兩個turbo比較器是基于跨導的比較器；以及 置位/復位邏輯，設置用于產生用于所述兩個turbo比較器的時鐘信號。
15.根據權利要求14所述的振蕩器結構，其中所述電壓組基準信號發生器包括 單位增益放大器，設置用于從所述電壓基準信號發生器接收所述恒定的基準電壓，并且產生與所述恒定的基準電壓具有相同值的輸出電壓；以及 電阻器串數字模擬轉換器，設置用于從所述單位增益放大器接收所述輸出電壓，并且產生一組基準電壓。
16.根據權利要求14所述的振蕩器結構，其中所述電流基準信號發生器包括電流數字模擬轉換器，設置用于將數字信號轉換為所述基準電流，并且其中所述基準電流是經二階溫度補償的基準電流。
17.根據權利要求14所述的振蕩器結構，其中順序加電序列用于使所述振蕩器結構加電，其中首先使所述電壓基準信號發生器和所述電壓組基準信號發生器加電，其次使所述電流基準信號發生器加電，再次使所述鋸齒波信號發生器和所述至少一個turbo比較器加電。
18.根據權利要求14所述的振蕩器結構，其中順序斷電序列用于使所述振蕩器結構斷電，其中首先使所述電壓基準信號發生器和所述電壓組基準信號發生器斷電，其次使所述電流基準信號發生器斷電，再次使所述IQ振蕩器斷電。
19.根據權利要求14所述的振蕩器結構，所述振蕩器結構按照四種電源管理模式工作，包括活動模式、待機模式、劑量模式和休眠模式，其中在所述活動模式下，使所述電壓基準信號發生器、所述電壓組基準信號發生器、所述電流基準信號發生器和所述IQ振蕩器加電，其中在所述待機模式下，使所述電壓基準信號發生器、所述電壓組基準信號發生器和所述電流基準信號發生器加電而所述IQ振蕩器斷電，其中在所述劑量模式下，使所述電壓基準信號發生器和所述電壓組基準信號發生器加電而所述電流基準信號發生器和所述IQ振蕩器斷電，以及其中在所述休眠模式下，使所述電壓基準信號發生器、所述電壓組基準信號發生器、所述電流基準信號發生器和所述IQ振蕩器斷電。
20.一種用于使振蕩器結構順序地加電/斷電的方法，其中所述振蕩器結構包括基準信號發生器和同相/正交(IQ)振蕩器，其中所述基準信號發生器包括電壓基準信號發生器、電壓組基準信號發生器和電流基準信號發生器，所述電壓基準信號發生器包括含有多個啟動電路的分布式啟動電路系統，并且其中所述IQ振蕩器包括鋸齒波信號發生器、兩個turbo比較器和置位/復位邏輯，所述方法包括 首先使所述電壓基準信號發生器和所述電壓組基準信號發生器加電/斷電； 其次使所述電流基準信號發生器加電/斷電；以及 再次使所述IQ振蕩器加電/斷電。
全文摘要
本發明描述了一種振蕩器結構和一種用于使所述振蕩器結構加電/斷電的方法。在一個實施例中，振蕩器結構包括基準信號發生器，設置用于產生基準信號，以及同相/正交(IQ)振蕩器，設置用于基于所述基準信號產生振蕩信號。所述基準信號發生器包括含有多個啟動電路的分布式啟動電路系統。所述IQ振蕩器包括至少一個具有低功率功能模式和turbo功能模式的turbo比較器。本發明還描述了其他實施例。
文檔編號H03K4/08GK102780470SQ20121014029
公開日2012年11月14日 申請日期2012年5月8日 優先權日2011年5月10日
發明者凱文·馬胡提, 山凱特·甘地, 敏明·唐 申請人:Nxp股份有限公司