實現asic音頻處理功能的直流濾波電路的制作方法
【專利摘要】本發明涉及一種實現ASIC音頻處理功能的直流濾波電路，所述直流濾波電路包括一個輸入功能處理模塊和一個輸出功能反饋模塊，所述輸入功能處理模塊用以將所述直流濾波電路的輸入信號延遲反相后與所述直流濾波電路的輸入信號共同輸出，所述輸出功能反饋模塊用以將所述直流濾波電路的輸出延遲信號截取高位字段并反相后與所述輸入功能處理模塊的輸出信號、所述直流濾波電路的輸出延遲信號加和。采用本發明的實現ASIC音頻處理功能的直流濾波電路，可以去除ASIC音頻信號中的直流分量，并且將乘法器進行優化，大幅度降低了處理的硬件資源消耗，將原本占總資源70%的資源減少到30%以下，電路結構簡單實用，工作性能更穩定，適用范圍更廣泛。
【專利說明】實現AS IC音頻處理功能的直流濾波電路
【技術領域】
[0001] 本發明涉及信號處理領域，尤其涉及一種直流濾波電路，具體是指一種實現ASIC 音頻處理功能的直流濾波電路。
【背景技術】
[0002] 在ASIC音頻電路處理電路中，輸入信號可能會有接近直流的分量的存在，或者在 音頻信號的音效處理過程中可能會引入的接近直流的分量，在電路輸出前都需要去除這部 分直流信號。通常的去除方式是將信號通過一個IIR濾波電路，該IIR濾波電路結構如圖 1所示，這樣的一個濾波電路中包括一個乘法器、兩個加法器、一個反相器和兩個延遲器。
[0003] 由于該去除1Hz以下直流分量的IIR濾波器中存在乘法器，在電路運行過程中，對 資源的消耗較大，其中乘法器即占到整個濾波器70%左右的資源，造成對資源的過度占用。
【發明內容】
[0004] 本發明的目的是克服了上述現有技術的缺點，提供了一種可將原本占總資源70% 的資源減少到30%以下、結構簡單實用、工作性能穩定可靠、適用范圍廣泛的的實現ASIC音 頻處理功能的直流濾波電路。
[0005] 為了實現上述目的，本發明的實現ASIC音頻處理功能的直流濾波電路具有如下 構成：
[0006] 輸入功能處理模塊，所述輸入功能處理模塊的輸入端與所述直流濾波電路的信號 輸入端相連接，用以將所述直流濾波電路的輸入信號延遲反相后與所述直流濾波電路的輸 入信號共同輸出；
[0007] 輸出功能反饋模塊，連接于所述輸入功能處理模塊的信號輸出端和所述直流濾波 電路的信號輸出端之間，用以將所述直流濾波電路的輸出延遲信號截取高位字段并反相后 與所述輸入功能處理模塊的輸出信號、所述直流濾波電路的輸出延遲信號加和。
[0008] 該實現ASIC音頻處理功能的直流濾波電路中，所述輸入功能處理模塊包括：
[0009] 第一延遲器，所述第一延遲器的輸入端與所述直流濾波電路的信號輸入端相連 接；
[0010] 第一反相器，所述第一反相器的輸入端與所述第一延遲器的輸出端相連接；
[0011] 第一加法器，所述第一加法器的輸入端分別與所述直流濾波電路的信號輸入端、 所述第一反相器的輸出端相連接，所述第一加法器的輸出端與所述輸出功能反饋模塊的信 號輸入端相連接。
[0012] 該實現ASIC音頻處理功能的直流濾波電路中，所述輸出功能反饋模塊包括：
[0013] 第二加法器，所述第二加法器的第一輸入端與所述輸入功能處理模塊的信號輸出 端相連接，所述第二加法器的輸出端與所述直流濾波電路的信號輸出端相連接；
[0014] 第二延遲器，所述第二延遲器的輸入端與所述第二加法器的輸出端相連接；
[0015] 第一高位移位寄存器，所述第一高位移位寄存器的輸入端與所述第二延遲器的輸 出端相連接，用以按照系統預設位數截取輸出延遲信號的高位字段；
[0016] 減法器，所述減法器的第一輸入端與所述第二延遲器的輸出端相連接，所述減法 器的第二輸入端與所述第一高位移位寄存器的輸出端相連接，所述減法器的輸出端與所述 第二加法器的第二輸入端相連接。
[0017] 該實現ASIC音頻處理功能的直流濾波電路，所述直流濾波電路還可以具有如下 結構：
[0018] 該實現ASIC音頻處理功能的直流濾波電路中，所述輸入功能處理模塊包括：
[0019] 第三延遲器，所述第三延遲器的輸入端與所述直流濾波電路的信號輸入端相連 接；
[0020] 第二反相器，所述第二反相器的輸入端與所述第三延遲器的輸出端相連接；
[0021] 數據選擇器，所述數據選擇器的第一輸入端與所述直流濾波電路的信號輸入端相 連接，所述數據選擇器的第二輸入端與所述第二反相器的輸出端相連接。
[0022] 該實現ASIC音頻處理功能的直流濾波電路中，所述輸出功能反饋模塊包括：
[0023] 第三加法器，所述第三加法器的第一輸入端與所述數據選擇器的輸出端相連接；
[0024] 觸發器，所述觸發器的輸入端與所述第三加法器的輸出端相連接，所述觸發器的 輸出端分別與所述第三加法器的第二輸入端、所述直流濾波電路的信號輸出端相連接；
[0025] 第四延遲器，所述第四延遲器的輸入端與所述觸發器的輸出端相連接，所述第四 延遲器的輸出端與所述數據選擇器的第四輸入端相連接；
[0026] 第二高位移位寄存器，所述第二高位移位寄存器的輸入端與所述第四延遲器的輸 出端相連接，用以按照系統預設位數截取輸出延遲信號的高位字段；
[0027] 第三反相器，連接于所述第二高位移位寄存器和所述數據選擇器的第三輸入端之 間。
[0028] 該實現ASIC音頻處理功能的直流濾波電路中，所述系統預設位數為10、11、12或 13。
[0029] 采用了本發明中的實現ASIC音頻處理功能的直流濾波電路，可以去除ASIC音頻 信號中的直流分量，并且將乘法器進行優化，大幅度降低了處理的硬件資源消耗，將原本占 總資源70%的資源減少到30%以下，電路結構簡單實用，增強了工作性能的穩定性，具有更 廣泛的適用范圍。
【專利附圖】
【附圖說明】
[0030] 圖1是現有技術中的直流濾波電路示意圖。
[0031] 圖2是本發明第一實施例為實現ASIC音頻處理功能的直流濾波電路示意圖。
[0032] 圖3是本發明第二實施例為實現ASIC音頻處理功能的直流濾波電路示意圖。
[0033] 圖4是上述圖3的直流濾波電路的具體示意圖。
【具體實施方式】
[0034] 為了能夠更清楚地描述本發明的技術內容，下面結合具體實施例來進行進一步的 描述。
[0035] 本發明中該實現ASIC音頻處理功能的直流濾波電路包括：
[0036] 輸入功能處理模塊，所述輸入功能處理模塊的輸入端與所述直流濾波電路的信號 輸入端相連接，用以將所述直流濾波電路的輸入信號延遲反相后與所述直流濾波電路的輸 入信號共同輸出；
[0037] 輸出功能反饋模塊，連接于所述輸入功能處理模塊的信號輸出端和所述直流濾波 電路的信號輸出端之間，用以將所述直流濾波電路的輸出延遲信號截取高位字段并反相后 與所述輸入功能處理模塊的輸出信號、所述直流濾波電路的輸出延遲信號加和。
[0038] 如圖2所示，為本發明中優化乘法器后第一種實施例的電路圖，在本實施例中，采 用了減法器和高位移位寄存器替代乘法器。
[0039] 在第一種實施例中，該實現ASIC音頻處理功能的直流濾波電路中，所述輸入功能 處理模塊包括：
[0040] 第一延遲器102,所述第一延遲器102的輸入端與所述直流濾波電路的信號輸入 端101相連接；
[0041] 第一反相器103,所述第一反相器103的輸入端與所述第一延遲器102的輸出端相 連接；
[0042] 第一加法器104,所述第一加法器104的輸入端分別與所述直流濾波電路的信號 輸入端101、所述第一反相器103的輸出端相連接，所述第一加法器104的輸出端與所述輸 出功能反饋模塊的信號輸入端相連接。
[0043] 在第一種實施例中，該實現ASIC音頻處理功能的直流濾波電路中，所述輸出功能 反饋模塊包括：
[0044] 第二加法器201，所述第二加法器201的第一輸入端與所述輸入功能處理模塊的 信號輸出端205相連接，所述第二加法器201的輸出端與所述直流濾波電路的信號輸出端 205相連接；
[0045] 第二延遲器204,所述第二延遲器204的輸入端與所述第二加法器201的輸出端相 連接；
[0046] 第一高位移位寄存器203,所述第一高位移位寄存器203的輸入端與所述第二延 遲器204的輸出端相連接，用以按照系統預設位數截取輸出延遲信號的高位字段；
[0047] 減法器202,所述減法器202的第一輸入端與所述第二延遲器204的輸出端相連 接，所述減法器202的第二輸入端與所述第一高位移位寄存器203的輸出端相連接，所述減 法器202的輸出端與所述第二加法器201的第二輸入端相連接。
[0048] 在采樣率在8kHz?48kHz之間的音頻信號源的處理電路中，需要濾除小于1Hz的 直流信號，音頻信號精度可達24bits，經Matlab設計出的圖1所示的濾波器，其乘法器相乘 的系數均為接近〇. 999?0. 9999之間的小數，經工程師分析，均可以用l-(l/2)n表示，設 η為第一高位移位寄存器的系統預設位數。此時截止頻率最大為1. 2Hz，只有當η值分別為 10、 11、12或13時，1-(1/2)η的值落在0. 999?0. 9999之間，所以系統預設位數可以為10、 11、 12 或 13。
[0049] 如圖3所示，為本發明中優化乘法器后第二種實施例的電路圖，在本實施例中，采 用加法器、反相器和高位移位寄存器替代乘法器。
[0050] 在第二種實施例中，該實現ASIC音頻處理功能的直流濾波電路中，所述輸入功能 處理模塊包括：
[0051] 第三延遲器302,所述第三延遲器302的輸入端與所述直流濾波電路的信號輸入 端301相連接；
[0052] 第二反相器303,所述第二反相器303的輸入端與所述第三延遲器302的輸出端相 連接；
[0053] 數據選擇器304,所述數據選擇器304的第一輸入端與所述直流濾波電路的信號 輸入端301相連接，所述數據選擇器304的第二輸入端與所述第二反相器303的輸出端相 連接；
[0054] 在第二種實施例中，該實現ASIC音頻處理功能的直流濾波電路中，所述輸出功能 反饋模塊包括：
[0055] 第三加法器406,所述第三加法器406的第一輸入端與所述數據選擇器304的輸出 端相連接；
[0056] 觸發器405,所述觸發器405的輸入端與所述第三加法器406的輸出端相連接，所 述觸發器405的輸出端分別與所述第三加法器406的第二輸入端、所述直流濾波電路的信 號輸出端404相連接；
[0057] 第四延遲器403,所述第四延遲器403的輸入端與所述觸發器405的輸出端相連 接，所述第四延遲器403的輸出端與所述數據選擇器304的第四輸入端相連接；
[0058] 第二高位移位寄存器402,所述第二高位移位寄存器402的輸入端與所述第四延 遲器403的輸出端相連接，用以按照系統預設位數截取輸出延遲信號的高位字段；
[0059] 第三反相器401，連接于所述第二高位移位寄存器402和所述數據選擇器304的第 三輸入端之間。
[0060] 其中，如圖4所示，為第二種實施例的實現ASIC音頻處理功能的直流濾波電路的 具體實現電路結構圖。電路中各器件均可用工具在lib庫中調用，具體說明如下：
[0061] 輸入音頻信號從直流濾波電路的信號輸入端301輸入；
[0062] 所述第三延遲器302由第一 D觸發器306、第一時鐘信號305、加1計數器309、第 二時鐘信號310共同構成；
[0063] 所述數據選擇器304由數據選擇單元311、第二D觸發器420、第三時鐘信號412、 加1計數器309、第二時鐘信號310共同構成；
[0064] 所述第二高位移位寄存器402由ABS取絕對值410、第三D觸發器409、第四時鐘 信號408和移位器407共同構成了第二高位移位寄存器402。
[0065] 所述第四延遲器403由第五D觸發器417、第五時鐘信號418、第四D觸發器414、 第六時鐘信號415共同構成。
[0066] 輸出音頻信號從輸出端404輸出。
[0067] 所述觸發器405由第五D觸發器417、第五時鐘信號418、加1計數器309、第二時 鐘信號310共同構成。
[0068] 各個元器件在電路中所起的作用如下：
[0069] 在實際電路中，時鐘信號一般是輸入信號的幾十乃至上百倍，為了更好滿足硬件 電路時序要求，增加第一 D觸發器306 ;為了實現流水線計算的過程，增加第三D觸發器409 和第四D觸發器414,這三個D觸發器有一個時鐘周期的延遲。第一 D觸發器306和第五D 觸發器417通過時鐘信號和控制信號共同作用，分別實現將輸入和輸出數據延遲一個音頻 信號采樣周期，同時第五D觸發器417將輸出保持一個音頻信號采樣周期，保持輸入輸出的 時序的一致性。
[0070] 第二反相器303和第三反相器401是取其輸入數據的相反數后輸出；
[0071] 由加1計數器309進行邏輯控制，在當前的輸入數據計算結束后，將保持的輸入數 據鎖存到第一 D觸發器306的輸出端，直到下一個輸入數據的整個計算結束后再更新，即實 現輸入數據的延遲；
[0072] ABS是取絕對值邏輯410, ABS計算結果在第三D觸發器409延遲一個時鐘周期后， 根據系統預設位數n，右移η位，本電路中移位采用取高位的方式是，負數取其相反數后取 高位再還原為相反數的補碼輸出，正數直接取高位輸出，并通過第三反相器401取相反數 后輸出，作為4選1數據選擇311的一個輸入。
[0073] 該直流濾波電路的具體工作過程如下：
[0074] 在音頻處理芯片中，處理電路Clk頻率為采樣頻率的上百乃至上千倍。所以將輸 入端301輸入的音頻數據信號、輸入音頻數據信號取反計算后的前一個數據信號307、輸出 端404輸出的音頻數據信號反饋的前一個輸出數據信號411、前一次輸出數據信號411根據 η值選擇經過取高位后取反的輸出信號，四個數據依次鎖存至數據選擇311。
[0075] 4選1數據選擇單元311的選擇信號由加1計數器309進行邏輯控制，選擇邏輯分 別選擇4個輸入信號中的一個并由第二D觸發器420鎖存輸出，成為第三加法器406的相 加數據信號419 ;
[0076] 加法器輸出信號416經第五D觸發器417鎖存每次相加的結果作為加法器的相加 數據信號413 ;
[0077] 第三加法器406實現數據相加計算。經過第三加法器406的累加后，結果由加法 器輸出信號416鎖存輸出，成為輸出音頻數據信號。其中D觸發器的個數及第三加法器406 的位數由輸入數據位寬m決定。
[0078] 第五D觸發器417由加1計數器309邏輯控制鎖存當前輸入數據參與整個去直流 計算后的值，即輸出音頻數據信號，直到下一個輸入數據計算結束后再更新，其輸出將用于 下一個輸入數據的去直流計算中，即實現了對輸出數據的延遲。
[0079] 在采樣率在8kHz?48kHz之間的音頻信號源的處理電路中，需要濾除小于1Hz的 直流信號，音頻信號精度可達24bits，經Matlab設計出的圖1所示的濾波器，其乘法器相乘 的系數均為接近〇. 999?0. 9999之間的小數，經工程師分析，均可以用l-(l/2)n表示，設 η為第一高位移位寄存器的系統預設位數。此時截止頻率最大為1. 2Hz，只有當η值分別為 10、 11、12或13時，1-(1/2)η的值落在0. 999?0. 9999之間，所以系統預設位數可以為10、 11、 12 或 13。
[0080] 采用了上述的實現ASIC音頻處理功能的直流濾波電路，可以去除ASIC音頻信號 中的直流分量，并且將乘法器進行優化，大幅度降低了處理的硬件資源消耗，將原本占總資 源70%的資源減少到30%以下，電路結構簡單實用，增強了工作性能的穩定性，具有更廣泛 的適用范圍。
[0081] 在此說明書中，本發明已參照其特定的實施例作了描述。但是，很顯然仍可以作出 各種修改和變換而不背離本發明的精神和范圍。因此，說明書和附圖應被認為是說明性的 而非限制性的。
【權利要求】
1. 一種實現ASIC音頻處理功能的直流濾波電路，其特征在于，所述直流濾波電路包 括： 輸入功能處理模塊，所述輸入功能處理模塊的輸入端與所述直流濾波電路的信號輸入 端相連接，用以將所述直流濾波電路的輸入信號延遲反相后與所述直流濾波電路的輸入信 號共同輸出； 輸出功能反饋模塊，連接于所述輸入功能處理模塊的信號輸出端和所述直流濾波電路 的信號輸出端之間，用以將所述直流濾波電路的輸出延遲信號截取高位字段并反相后與所 述輸入功能處理模塊的輸出信號、所述直流濾波電路的輸出延遲信號加和。
2. 根據權利要求1所述實現ASIC音頻處理功能的直流濾波電路，其特征在于，所述輸 入功能處理模塊包括： 第一延遲器，所述第一延遲器的輸入端與所述直流濾波電路的信號輸入端相連接； 第一反相器，所述第一反相器的輸入端與所述第一延遲器的輸出端相連接； 第一加法器，所述第一加法器的輸入端分別與所述直流濾波電路的信號輸入端、所述 第一反相器的輸出端相連接，所述第一加法器的輸出端與所述輸出功能反饋模塊的信號輸 入端相連接。
3. 根據權利要求1所述實現ASIC音頻處理功能的直流濾波電路，其特征在于，所述輸 出功能反饋模塊包括： 第二加法器，所述第二加法器的第一輸入端與所述輸入功能處理模塊的信號輸出端相 連接，所述第二加法器的輸出端與所述直流濾波電路的信號輸出端相連接； 第二延遲器，所述第二延遲器的輸入端與所述第二加法器的輸出端相連接； 第一高位移位寄存器，所述第一高位移位寄存器的輸入端與所述第二延遲器的輸出端 相連接，用以按照系統預設位數截取輸出延遲信號的高位字段； 減法器，所述減法器的第一輸入端與所述第二延遲器的輸出端相連接，所述減法器的 第二輸入端與所述第一高位移位寄存器的輸出端相連接，所述減法器的輸出端與所述第二 加法器的第二輸入端相連接。
4. 根據權利要求1所述實現ASIC音頻處理功能的直流濾波電路，其特征在于，所述輸 入功能處理模塊包括： 第三延遲器，所述第三延遲器的輸入端與所述直流濾波電路的信號輸入端相連接； 第二反相器，所述第二反相器的輸入端與所述第三延遲器的輸出端相連接； 數據選擇器，所述數據選擇器的第一輸入端與所述直流濾波電路的信號輸入端相連 接，所述數據選擇器的第二輸入端與所述第二反相器的輸出端相連接。
5. 根據權利要求1所述實現ASIC音頻處理功能的直流濾波電路，其特征在于，所述輸 出功能反饋模塊包括： 第三加法器，所述第三加法器的第一輸入端與所述數據選擇器的輸出端相連接； 觸發器，所述觸發器的輸入端與所述第三加法器的輸出端相連接，所述觸發器的輸出 端分別與所述第三加法器的第二輸入端、所述直流濾波電路的信號輸出端相連接； 第四延遲器，所述第四延遲器的輸入端與所述觸發器的輸出端相連接，所述第四延遲 器的輸出端與所述數據選擇器的第四輸入端相連接； 第二高位移位寄存器，所述第二高位移位寄存器的輸入端與所述第四延遲器的輸出端 相連接，用以按照系統預設位數截取輸出延遲信號的高位字段； 第三反相器，連接于所述第二高位移位寄存器和所述數據選擇器的第三輸入端之間。
6.根據權利要求3或5所述實現ASIC音頻處理功能的直流濾波電路，其特征在于，所 述系統預設位數為10、11、12或13。
【文檔編號】H03H17/02GK104218918SQ201310209200
【公開日】2014年12月17日 申請日期:2013年5月30日 優先權日:2013年5月30日
【發明者】馮海英, 顧麗娟, 強小燕 申請人:無錫華潤矽科微電子有限公司