本發明是關于半導體結構及其形成方法，特別是關于可降低寄生電容和改善電性表現的半導體結構及其形成方法。
背景技術：
1、目前半導體制造技術朝向元件尺寸的微縮化而努力，同時伴隨許多挑戰。例如，在閃存的工藝中，為了使疊層結構相互分離以形成字線，須執行圖案化工藝。然而，若待刻蝕的材料層具有高度差，需進行過刻蝕以完整移除待刻蝕的材料層，卻也導致側向刻蝕效應的發生而對疊層結構的側壁產生側向刻蝕，損傷疊層結構的廓形。
技術實現思路
1、本發明的實施例提供一種半導體結構，包括襯底以及襯底上方的字線。襯底具有多個有源區和多個非有源區，有源區和非有源區在第一方向上交替設置且沿著第二方向延伸。字線跨設于有源區和非有源區上，且字線包括多個第一導電部，位于對應的有源區上；多個隔離柱，位于對應的非有源區上，且多個第一導電部和多個隔離柱在第一方向上交替設置；一柵介電層，位于多個第一導電部上以及多個隔離柱上；以及一第二導電部，位于柵介電層上且沿著第一方向延伸，第二導電部的突出件對應多個非有源區，其中在多個非有源區上沿著第二方向的剖面，隔離柱位于對應的突出件的相對側。
2、本發明的一些實施例提供一種半導體結構的形成方法，包括提供一襯底，其具有多個有源區和多個非有源區，多個有源區和多個非有源區在第一方向上交替設置，且沿著第二方向延伸：以及形成一字線于前述襯底上方，且此字線并跨設于前述有源區和前述非有源區上。在一些實施例中，字線包括多個第一導電部，位于對應的多個有源區上；多個隔離柱，位于對應的多個非有源區上，且多個第一導電部和多個隔離柱在前述第一方向上交替設置；一柵介電層，位于前述第一導電部上以及前述隔離柱上；以及一第二導電部，形成于前述柵介電層上且沿著前述第一方向延伸，第二導電部的突出件對應多個非有源區，其中在多個非有源區上沿著第二方向的剖面，隔離柱位于對應的突出件的相對側。
3、本發明中，在各個有源區中，字線的整體疊層具有完整且良好的廓形，并且第一導電部與下方的有源區和上方的第二導電部皆具有充分且完整的重疊面積，因此后續制得的半導體結構具有良好的電性表現。且字線的第一導電部與下方的有源區以及第一導電部與上方的第二導電部皆具有充分且完整的疊對面積，沒有側壁下凹的問題。因此，依實施例所制得的字線具有良好廓形，使應用的半導體結構具有良好的電性表現。
1.一種半導體結構，其特征在于，包括：
2.如權利要求1所述的半導體結構，其特征在于，所述多個第一導電部的頂表面和所述多個隔離柱的頂表面共平面。
3.如權利要求1所述的半導體結構，其特征在于，所述柵介電層覆蓋各所述隔離柱的一頂表面和一內側壁，以及覆蓋各所述多個第一導電部的一頂表面和內側壁。
4.如權利要求1所述的半導體結構，其特征在于，所述柵介電層包括：
5.如權利要求4所述的半導體結構，其特征在于，所述字線在所述多個非有源區處分別具有一凹陷，所述柵介電層更包括：
6.如權利要求1所述的半導體結構，其特征在于，所述第二導電部包括：
7.如權利要求6所述的半導體結構，其特征在于，還包括一介電堆疊包圍所述多個突出件的側壁和所述多個下表面，所述介電堆疊包括所述多個隔離柱及所述柵介電層，其中所述字線在沿著所述第二方向的一剖面中，對應于各所述多個非有源區的所述介電堆疊具有一u型剖面。
8.如權利要求1所述的半導體結構，其特征在于，對應于各所述多個非有源區的所述第二導電部的部分，在沿著所述第二方向的一剖面中具有一t型剖面；
9.如權利要求1所述的半導體結構，其特征在于，所述字線在所述多個非有源區處分別具有一凹陷，所述多個凹陷在所述第一方向上相隔開來，所述柵介電層共形的位于所述多個凹陷中，所述第二導電部的部分填滿所述多個凹陷的留下空間，其中，所述多個凹陷在所述第二方向上的寬度小于所述字線在所述第二方向上的寬度。
10.一種半導體結構的形成方法，其特征在于，包括：
11.如權利要求10所述的半導體結構的形成方法，其特征在于，在提供所述襯底后，還包括：
12.如權利要求11所述的半導體結構的形成方法，其特征在于，去除所述多個隔離材料的部分包括：
13.如權利要求11所述的半導體結構的形成方法，其特征在于，在形成所述多個隔離島之后，還包括：
14.如權利要求13所述的半導體結構的形成方法，其特征在于，在形成所述第二導電層之后，還包括：