<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

環柵器件結構及其形成方法與流程

文檔序號:42497092發布日期:2025-07-18 23:15閱讀:23來源:國知局

本申請涉及半導體,尤其涉及一種環柵器件結構及其形成方法。


背景技術:

1、隨著器件尺寸的縮小,cfet結構(complementary?fet,互補場效應晶體管)因其良好的漏電控制能力得到了重視,特別是為了改善器件的隔離及降低器件的電容和漏電,cfet采用了底部隔離結構(bdi)。

2、但是由于引入了底部隔離結構,器件源漏外延時遇到了極大挑戰,導致外延結構懸空及外延中出現了很多疊層錯位等,極大影響了器件的性能,特別是pmos器件性能。

3、因此,有必要提供一種更有效、更可靠的技術方案,提高cfet結構中源漏外延的質量,從而提高器件可靠性。


技術實現思路

1、本申請提供一種環柵器件結構及其形成方法,可以提高cfet結構中源漏外延的質量,從而提高器件可靠性。

2、本申請的一個方面提供一種環柵器件結構,包括:半導體襯底,所述半導體襯底表面依次形成有絕緣層、若干堆疊層和若干柵極結構,所述堆疊層包括若干溝道層和包圍所述溝道層的環柵結構,所述堆疊層的起始層和終止層都為溝道層,所述若干堆疊層的起始層相連,所述起始層用于作為源漏層生長的部分基質;側墻,位于所述若干柵極結構側壁;內側墻,位于所述環柵結構側壁;源漏層,位于所述若干堆疊層之間。

3、在本申請的一些實施例中,所述溝道層的材料包括硅。

4、在本申請的一些實施例中,所述環柵結構的厚度為5-12納米;所述溝道層的厚度為5-12納米。

5、在本申請的一些實施例中,位于所述堆疊層之間的部分起始層的厚度為1-5納米。

6、本申請的另一個方面還提供一種環柵器件結構的形成方法,包括:提供半導體襯底,所述半導體襯底表面依次形成有外延層、堆疊層和若干偽柵極結構,所述堆疊層包括依次交替堆疊的犧牲層和溝道層,所述堆疊層的起始層和終止層都為溝道層;去除所述外延層形成中空層;在所述中空層中形成絕緣層以及在所述若干偽柵極結構側壁和頂面以及所述堆疊層表面形成側墻層;刻蝕所述側墻層和堆疊層至所述堆疊層的起始層中,去除所述堆疊層表面和所述若干偽柵極結構頂面的側墻層在所述若干偽柵極結構側壁形成側墻;刻蝕所述犧牲層在所述犧牲層兩側形成凹部并在所述凹部中形成內側墻;以所述堆疊層的起始層和所述溝道層為基質外延生長形成源漏層。

7、在本申請的一些實施例中,所述外延層的材料包括硅鍺,所述犧牲層的材料包括硅鍺,所述溝道層的材料包括硅,其中,所述外延層的材料中鍺的原子數量占比大于所述犧牲層中鍺的原子數量占比。

8、在本申請的一些實施例中,所述外延層的材料中鍺的原子數量占比大于45%。

9、在本申請的一些實施例中,所述犧牲層的厚度為5-12納米;所述溝道層的厚度為5-12納米。

10、在本申請的一些實施例中,刻蝕所述側墻層和堆疊層至所述堆疊層的起始層中后,所述堆疊層的起始層的剩余厚度為1-5納米。

11、在本申請的一些實施例中,所述環柵器件結構的形成方法還包括:去除所述偽柵極結構和所述犧牲層并在偽柵極結構的位置形成柵極結構以及在犧牲層的位置形成包圍溝道層的環柵結構。

12、本申請的另一個方面還提供一種環柵器件結構的形成方法,包括:提供半導體襯底,所述半導體襯底表面依次形成有外延層、堆疊層和若干偽柵極結構,所述堆疊層包括依次交替堆疊的犧牲層和溝道層,所述堆疊層的起始層和終止層都為溝道層;在所述若干偽柵極結構側壁和頂面以及所述堆疊層表面形成側墻層;刻蝕所述側墻層和堆疊層至所述堆疊層的起始層中,去除所述堆疊層表面和所述若干偽柵極結構頂面的側墻層在所述若干偽柵極結構側壁形成側墻;刻蝕所述犧牲層在所述犧牲層兩側形成凹部并去除所述外延層形成中空層;在所述中空層中形成絕緣層并在所述凹部中形成內側墻;以所述堆疊層的起始層和所述溝道層為基質外延生長形成源漏層。

13、在本申請的一些實施例中,所述外延層的材料包括硅鍺,所述犧牲層的材料包括硅鍺,所述溝道層的材料包括硅,其中,所述外延層的材料中鍺的原子數量占比大于所述犧牲層中鍺的原子數量占比。

14、在本申請的一些實施例中,所述外延層的材料中鍺的原子數量占比大于45%。

15、在本申請的一些實施例中,所述犧牲層的厚度為5-12納米;所述溝道層的厚度為5-12納米。

16、在本申請的一些實施例中,刻蝕所述側墻層和堆疊層至所述堆疊層的起始層中后,所述堆疊層的起始層的剩余厚度為1-5納米。

17、在本申請的一些實施例中,所述環柵器件結構的形成方法還包括:去除所述偽柵極結構和所述犧牲層并在偽柵極結構的位置形成柵極結構以及在犧牲層的位置形成包圍溝道層的環柵結構。

18、本申請提供一種環柵器件結構及其形成方法,可以提高cfet結構中源漏外延的質量,從而提高器件可靠性。



技術特征:

1.一種環柵器件結構,其特征在于,包括:

2.如權利要求1所述的環柵器件結構,其特征在于,所述溝道層的材料包括硅。

3.如權利要求1所述的環柵器件結構,其特征在于,所述環柵結構的厚度為5-12納米;所述溝道層的厚度為5-12納米。

4.如權利要求3所述的環柵器件結構,其特征在于,位于所述堆疊層之間的部分起始層的厚度為1-5納米。

5.一種環柵器件結構的形成方法,其特征在于,包括:

6.如權利要求5所述的環柵器件結構的形成方法,其特征在于,所述外延層的材料包括硅鍺,所述犧牲層的材料包括硅鍺,所述溝道層的材料包括硅,其中,所述外延層的材料中鍺的原子數量占比大于所述犧牲層中鍺的原子數量占比。

7.如權利要求6所述的環柵器件結構的形成方法,其特征在于,所述外延層的材料中鍺的原子數量占比大于45%。

8.如權利要求5所述的環柵器件結構的形成方法,其特征在于,所述犧牲層的厚度為5-12納米;所述溝道層的厚度為5-12納米。

9.如權利要求8所述的環柵器件結構的形成方法,其特征在于,刻蝕所述側墻層和堆疊層至所述堆疊層的起始層中后,所述堆疊層的起始層的剩余厚度為1-5納米。

10.如權利要求5所述的環柵器件結構的形成方法,其特征在于,還包括:去除所述偽柵極結構和所述犧牲層并在偽柵極結構的位置形成柵極結構以及在犧牲層的位置形成包圍溝道層的環柵結構。

11.一種環柵器件結構的形成方法,其特征在于,包括:

12.如權利要求11所述的環柵器件結構的形成方法,其特征在于,所述外延層的材料包括硅鍺,所述犧牲層的材料包括硅鍺,所述溝道層的材料包括硅,其中,所述外延層的材料中鍺的原子數量占比大于所述犧牲層中鍺的原子數量占比。

13.如權利要求12所述的環柵器件結構的形成方法,其特征在于,所述外延層的材料中鍺的原子數量占比大于45%。

14.如權利要求11所述的環柵器件結構的形成方法,其特征在于,所述犧牲層的厚度為5-12納米;所述溝道層的厚度為5-12納米。

15.如權利要求14所述的環柵器件結構的形成方法,其特征在于,刻蝕所述側墻層和堆疊層至所述堆疊層的起始層中后,所述堆疊層的起始層的剩余厚度為1-5納米。

16.如權利要求11所述的環柵器件結構的形成方法,其特征在于,還包括:去除所述偽柵極結構和所述犧牲層并在偽柵極結構的位置形成柵極結構以及在犧牲層的位置形成包圍溝道層的環柵結構。


技術總結
本申請提供環柵器件結構及其形成方法,所述環柵器件結構包括:半導體襯底,所述半導體襯底表面依次形成有絕緣層、若干堆疊層和若干偽柵極結構,所述堆疊層包括若干溝道層和包圍所述溝道層的環柵結構,所述堆疊層的起始層和終止層都為溝道層,所述若干堆疊層的起始層相連,所述起始層用于作為源漏層生長的部分基質;側墻,位于所述若干偽柵極結構側壁;內側墻,位于所述犧牲層側壁;源漏層,位于所述若干堆疊層之間。本申請提供一種環柵器件結構及其形成方法,可以提高CFET結構中源漏外延的質量,從而提高器件可靠性。

技術研發人員:張麗杰
受保護的技術使用者:北京知識產權運營管理有限公司
技術研發日:
技術公布日:2025/7/17
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影