<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

一種具有雙柵極溝槽的SiCMOSFET器件的制作方法

文檔序號:41260512發布日期:2025-03-14 12:30閱讀:88來源:國知局

本技術涉及半導體器件,尤其涉及一種具有雙柵極溝槽的sicmosfet器件。


背景技術:

1、在溝槽型sic?mosfet中,柵極溝槽底部易產生電場集中效應,這可能導致柵氧化層的可靠性下降,進而影響器件的長期工作性能。通過增加p+區的結深,使其顯著大于柵極溝槽的深度,可以擴展柵極溝槽下方的空間電荷區覆蓋范圍,從而有效屏蔽高電壓,對柵氧化層起到保護作用。

2、然而,在實際應用中,增加p+區結深也帶來了一定的挑戰。對于器件的有源區來說,p+區結深與柵極溝槽深度的差異過大會引起電流通道的壓縮,從而增加比導通電阻;對于終端區而言,較大的p+區結深會導致主結電場峰值位置下移,使得通過常規jte結構轉移電場峰值變得困難。此外,增加p+區結深需要提升注入能量,對掩模工藝提出了更高的要求,這也對相鄰p+注入區之間的最小間距形成限制,進而影響傳統場限環結構的應用。

3、因此,盡管在溝槽型sic?mosfet中引入深p+區可以顯著提高柵氧化層的可靠性,但也可能導致導通能力下降,并因與常規終端設計不匹配而降低器件的擊穿電壓。因此,針對有源區和終端區的設計需要進一步優化,以實現性能與可靠性的平衡。


技術實現思路

1、本實用新型意在提供一種具有雙柵極溝槽的sic?mosfet器件,以解決現有技術中存在的不足,本實用新型要解決的技術問題通過以下技術方案來實現。

2、本實用新型提出了一種具有雙柵極溝槽的sic?mosfet器件,包括有源區和終端區,所述有源區和終端區具有sic襯底以及位于所述sic襯底上的漂移層,所述有源區包括多個元胞結構,

3、所述元胞結構具有第一柵極溝槽a和第二柵極溝槽b;所述第一柵極溝槽a下方具有p型基區,其側壁和與底部兩端區域中具有柵氧化層,在底部兩端區域中的柵氧化層上具有多晶硅電極,在所述多晶硅電極之間的第一柵極溝槽a中填充有層間介質;

4、所述第二柵極溝槽b下方具有一層p型保護區,第二柵極溝槽b側壁和底部具有一層柵氧化層,所述第二柵極溝槽b內部具有多晶硅電極;

5、在所述第一柵極溝槽a和第二柵極溝槽b之間具有p型基區、n+型源區和p+型源區,所述n+型源區位于所述p型基區上方,所述p+型源區貫穿所述p型基區和n+型源區并向所述漂移層內延伸;所述p+型源區表面與所述n+型源區平齊,在所述p+型源區上具有源極歐姆接觸電極;所述p型基區包裹所述第一柵極溝槽a的底部拐角;

6、所述終端區具有殘留的p+型源區以及與所述第一柵極溝槽a同時刻蝕形成的刻蝕區,所述殘留的p+型源區深度為p+型源區的注入結深減去所述第一柵極溝槽a的深度,在所述刻蝕區內部具有p型基區。

7、在所述sic襯底背面具有漏極歐姆接觸電極,在所述元胞結構上進一步具有一層正面金屬。

8、進一步地,所述第一柵極溝槽a深度、寬度均大于第二柵極溝槽b。

9、進一步地,所述第一柵極溝槽a的寬度不小于3μm。

10、進一步地,所述第一柵極溝槽a的深度不小于1.2μm。

11、進一步地,第一柵極溝槽a的側壁的角度不小于70°。

12、進一步地,所述p+型源區的注入結深不小于1.5μm。

13、進一步地,所述第二柵極溝槽b的寬度和深度均不超過1μm。

14、進一步地,所述p型保護區的摻雜濃度不超過1×1018cm-3。

15、進一步地,所述有源區的所述第一柵極溝槽a正下方的p型基區的寬度不超過2μm。

16、本實用新型包括以下優點:本申請器件采用第二柵極溝槽的深度、寬度均小于第一柵極溝槽,低電壓下第二柵極溝槽的導通確保器件的開啟,電壓升高后下第一柵極溝槽的導通提升器件在大電流下的性能,雙重柵極溝槽的使用可以優化器件整體導通特性。此外,本申請終端區的p型基區注入在刻蝕區內部,可以提升有效的注入深度,在主結外側發揮jte或者rings的作用,緩解電場峰值提升器件擊穿電壓,本器件結構不需要引入額外的終端區注入工藝即可優化阻斷特性。



技術特征:

1.一種具有雙柵極溝槽的sic?mosfet器件,包括有源區和終端區,所述有源區和終端區具有sic襯底(1)以及位于所述sic襯底(1)上的漂移層(2),所述有源區包括多個元胞結構,其特征在于:

2.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,所述第一柵極溝槽a深度、寬度均大于第二柵極溝槽b。

3.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,所述第一柵極溝槽a的寬度不小于3μm。

4.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,所述第一柵極溝槽a的深度不小于1.2μm。

5.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,第一柵極溝槽a的側壁的角度不小于70°。

6.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,所述p+型源區(4)的注入結深不小于1.5μm。

7.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,所述第二柵極溝槽b的寬度和深度均不超過1μm。

8.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,所述p型保護區(10)的摻雜濃度不超過1×1018cm-3。

9.根據權利要求1所述的具有雙柵極溝槽的sic?mosfet器件,其特征在于,所述有源區的所述第一柵極溝槽a正下方的p型基區(5)的寬度不超過2μm。


技術總結
本技術涉及一種具有雙柵極溝槽的SiC?MOSFET器件,屬于半導體技術領域。上述器件包括有源區和終端區。有源區內設置第一柵極溝槽和第二柵極溝槽,第一柵極溝槽下方具有P型基區,側壁和底部覆蓋柵氧化層,內部填充多晶硅電極并填充層間介質;第二柵極溝槽下方設置P型保護區,其側壁和底部同樣覆蓋柵氧化層并填充多晶硅電極。第一柵極溝槽和第二柵極溝槽之間設有N+型源區和貫穿其的P+型源區,源區表面形成源極歐姆接觸電極。通過雙柵極溝槽結構及摻雜設計的優化,本技術實現了柵氧化層的高可靠性、電場分布的均勻性以及優異的導通性能,適用于高功率密度場合。

技術研發人員:馬鴻銘,鐘煒,王哲
受保護的技術使用者:北京昕感科技有限責任公司
技術研發日:20241223
技術公布日:2025/3/13
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影