一種多階復數濾波器的版圖結構的制作方法
【專利摘要】本實用新型公開了一種多階復數濾波器的版圖結構，它包括多個版圖單元、電阻陣列單元(201)、電源總線布線區域(202)、接地總線布線區域(203)，所述多個版圖單元順次相接并橫向排列為兩排，上下相鄰的兩個版圖單元之間布置有一個電阻陣列單元(201)，所述電源總線布線區域(202)設置在多個版圖單元外圍，所述接地總線布線區域(203)設置在電阻陣列單元(201)與版圖陣列單元之間。本實用新型大大縮減了版圖面積，節省了制造成本；本申請所述的多階復數濾波器的版圖結構，結構合理，層次分明，布線簡潔，有效降低了版圖中的寄生電容和電阻，提高了電路性能。
【專利說明】
一種多階復數濾波器的版圖結構
技術領域
[0001]本實用新型涉及復數濾波器技術領域，具體是一種多階復數濾波器的版圖結構。
【背景技術】
[0002]復數濾波器是低中頻射頻收發機芯片中核心模塊之一，通常位于混頻器之后，解調器之前，完成鏡像抑制及通道選擇功能。在射頻系統中，信號到達混頻器之后，分為正交4路信號，此時射頻有用信號及鏡像信號在復頻域位于不同的頻率處，復數濾波器可以在復頻域上保留有用信號而去除鏡像信號，同時復數濾波器可以將信道外干擾濾除，達到信道選擇的功能。而根據不同設計指標的需求，不同階數的多階復數濾波器被廣泛應用。多階復數濾波器由于其電路結構復雜，對正交四路信號的匹配精度要求高，其版圖設計也面臨著越來越多的考驗，如何減少版圖中的寄生電阻和電容，降低信號的損耗，以及如何做到高精度的匹配，減少正交4路信號的相位偏差，是目前一直在研究探索而又急待解決的問題。
[0003]如圖1所示的電路為多階復數濾波器其中一階的主體部分，沿著X軸對稱分布的為兩個完全相同的實數低通濾波器，由運算放大器六401和電阻陣列1?401、1?402、1?403、1?404以及電容陣列C401、C402組成，兩個完全對稱的低通濾波器分別傳輸IQ正交4路信號，圖1中四個電阻R405、R406、R407、R408位于兩個低通濾波器的之間完成頻率平移，實現復數濾波器的功能。圖1中C401和C402為金屬絕緣體電容(mimcap)陣列，R401、R402、R403、R404為CMOS工藝中常用的poly電阻陣列。復數濾波器的3dB帶寬由電阻與電容的乘積決定，而工藝中電阻電容隨工藝溫度偏差很大，導致其乘積變化大從而使得復數濾波器3dB帶寬隨工藝溫度變化很大，所以在芯片設計之初就要著重考慮到電阻電容的工藝偏差和匹配一致性的問題，而從版圖方面著手改善是一個切實有效的改善途徑。
[0004]現有技術的缺陷和不足:
[0005]1.目前的多階復數濾波器的版圖設計中，所采用的節省的面積的最為有效的辦法是將所有的MOS管和電阻放在電容陣列下面，可以參考專利202474858U中所述，但是隨著工藝尺寸的不斷縮小，MOS管的尺寸越做越小，而等容值的不同工藝下的電容的尺寸相對變化不是很大，電容在版圖中所占的面積比例越來越大，同時多階復數濾波器隨著階數的遞增，電容陣列在版圖中所占的面積呈幾何倍的增加，所以在版圖中按照通常的電容的排列方式和布局方法已經不能滿足當前縮減電容面積的近一步需求。另一方面，有些運算放大器電路本身帶有電容(如圖2中C50UC502)，而在版圖中就需要將所有電容整合，而電路設計也需要根據版圖整合的要求在不改變電路性能的情況下做相應的調整，關于電容整合的方法和方式，到目前也沒有一個明確的方案有能效解決這個問題。
[0006]2.多階復數濾波器，當階數大于2時，由于整個電路結構復雜，在版圖中進行物理連接時，很多連線需要繞開器件進行連接，無形當中增加了走線的寄生電容和電阻，對電路的性能有很大的影響，特別是在信號通路上，如果在版圖中的信號走線不是沿著一致的接近直線的方向，而是發散的或者迂回的，那么信號在輸出時不僅會有較大的損耗而且輸出信號還可能會跟輸入信號之間相互干擾，所以在多階復數濾波器版圖設計中，在信號通路上對器件放置的位置和方向必須有清晰的規劃，保證信號在傳輸方向上盡可能的是一條直線。
[0007]3.如圖1所示，在復數濾波器中，為了保證正交的4路信號在輸出時相位偏差盡可能的小，一般會對在版圖中對電容陣列R403和電阻陣列C401以及運算放大器A401中的MOS管要求精確匹配，減少工藝偏差，但是由于采用通用精確匹配的方法的時候，器件的連線會變得復雜，相應的增加了連線的寄生電容和電阻，而且在多階的復數濾波器中，器件的規模和數量都成倍的增加，單靠器件本身的匹配而不從整體布局和走線上做匹配的要求，既不能節省版圖的面積，也不能減少寄生，更達不到高精度匹配的要求。
[0008]綜上所述，到目前為止，還沒有一種有效的版圖結構和布局方法能夠系統有效的解決復數濾波器在版圖設計中遇到的壓縮面積、降低信號衰減、提高匹配精度的難題。
【實用新型內容】
[0009]本實用新型的目的在于提供一種無源濾波器與有源濾波器相結合的復數濾波器，以克服現有技術中存在的缺陷。
[0010]本實用新型的目的通過以下技術方案實現:
[0011]—種多階復數濾波器的版圖結構，它包括多個版圖單元、電阻陣列單元、電源總線布線區域、接地總線布線區域，所述多個版圖單元順次相接并橫向排列為兩排，上下相鄰的兩個版圖單元之間布置有一個電阻陣列單元，所述電源總線布線區域設置在多個版圖單元外圍，所述接地總線布線區域設置在電阻陣列單元與版圖陣列單元之間；
[0012]所述版圖單元包括第一版圖區、第二版圖區、及版圖子單元，第一版圖區和第二版圖區縱向排列，并位于版圖子單元的橫向側；
[0013]所述版圖子單元從上至下依次包括第三版圖區、第四版圖區、第五版圖區、第六版圖區、第七版圖區、第八版圖區、第九版圖區，其中:第六版圖區位于中軸線位置，第三版圖區和第九版圖區對稱布置，第四版圖區和第八版圖區對稱布置，第五版圖區和第七版圖區對稱布置；
[0014]所述第一版圖區、第二版圖區、第五版圖區、第七版圖區均為電阻陣列版圖；所述第三版圖區和第四版圖區組合形成電阻陣列整合版圖；所述第八版圖區和第九版圖區組合形成電阻陣列整合版圖；所述第六版圖區為運算放大器版圖。
[0015]本實用新型的有益效果:
[0016](I)本申請所述的多階復數濾波器的版圖結構其實現方法，大大縮減了版圖面積，節省了制造成本。
[0017](2)本申請所述的多階復數濾波器的版圖結構，結構合理，層次分明，布線簡潔，有效降低了版圖中的寄生電容和電阻，提高了電路性能。
[0018](3)本申請所述的多階復數濾波器的版圖結構及其實現方法，滿足復數濾波器對高精度匹配的需求，減少了各路信號在輸出時的相位誤差，同時保證其相位偏移具有很好的一致性。
[0019](4)本申請所述的多階復數濾波器的版圖結構及其實現方法，應用非常靈活，便于實現。
【附圖說明】
[0020]圖1是多階復數濾波器單階電路圖。
[0021]圖2是圖1中運算放大器A401部分電路圖。
[0022]圖3是圖1中電容陣列C401電路圖。
[0023 ]圖4是多階復數濾波器中單階I路或Q路的版圖布局。
[0024I圖5是電容結構示意圖。
[0025]圖6是電容陣列的版圖布局。
[0026]圖7是運算放大器MOS管匹配方式。
[0027]圖8是電阻匹配版圖。
[0028]圖9是多階復數濾波器版圖結構。
【具體實施方式】
[0029]以下結合具體實施例對本實用新型作進一步描述。
[0030]如圖4所示為多階復數濾波器的其中一階的版圖構造和布局，其對應的電路結構如圖1所示，其中第一版圖區105、第二版圖區115和第五版圖區103、第七版圖區113為兩組沿X軸完全對稱的電阻陣列版圖，分別對應圖1中的電阻R401、電阻R402和電阻R403、電阻R404，第六版圖區104為運算放大器的版圖對應圖1中的運算放大器A401，而第三版圖區101和第九版圖區111為電容陣列整合后的版圖，同樣沿X軸完全對稱。如圖6所示，第三版圖區101的電容由兩部分拼接而成，一部分為第三零一版圖區1011對應圖1中電容C401開關電容陣列中的電容(見圖3中的電容陣列C1011)，而另一部分第三零二版圖區1012p對應圖2運算放大器電路中的電容C501，同樣的第九版圖區111也具有相同的結構。
[0031]圖1中的電容C401的電路結構如圖3所示，其電容陣列ClOll的版圖對應圖6中的第三零一版圖區1011，陣列S102的版圖對應圖4和圖6中的第四版圖區102/第八版圖區112。
[0032]圖1中的電阻陣列布局如圖9中的電阻陣列單元201所示，放在1、Q兩個低通濾波器之間，其電阻的擺放和匹配如圖8中電阻陣列單元201所示，其中圖1中的電阻R405對應圖8中所有標識QP的電阻串聯，電阻R406對應圖8中所有標識QN的電阻串聯，電阻R407對應圖8中所有標識IN的電阻串聯，電阻R408對應圖8中所有標識IP的電阻串聯。
[0033]結合圖1和圖2可以看到，電容C401和運算放大器電路中電容C501有一端是同時接至帽I出In_out，這種情況下，就可以在版圖中將兩個電容整合在一起，如圖6所示，但是之前也提到，隨著工藝尺寸的不斷縮小，多階復數濾波器版圖中的電容所占面積的比例太大，不利于芯片版圖面積的優化，所以為了解決這個問題，在版圖中采用將電容C401和電容C501的下極板合并的方法來縮小電容版圖面積，如圖5所示，正常情況下mim電容的結構和排列如圖中a所示，電容有上下兩極板CTM和CBM組成，在不同的工藝中，兩極板CTM和CBM可能是兩層金屬間的中間層，也有可能是只有CTM是中間層，CBM利用金屬層，但不管那種情況，在電容排列時，CBM之間必須保證工藝DRC規則，S卩dl必須大于等于工藝允許的最小值，這樣電容的面積由dl和CBM的面積決定，可以在DRC允許的條件下，同時縮小這兩者，但又不影響電容容值，如圖6所示，將電容C401和電容C501的下極板合并成一塊，同時將d3設定為DRC規則允許最小值，這樣可以大大縮減電容版圖面積，同時又不影響電容容值。有效解決了電容面積大的問題。
[0034]如圖4所不，運算放大器A104的版圖在P路和N路上是完全對稱的，其MOS管必須要精確匹配，結合圖2和圖7來看，共源極和共漏極的需要匹配的對管按照圖7中a所示的中心對稱的方式匹配，不共極的對管則按照圖7中b的中心對稱的方式匹配，且在兩側加上dummy管。第一版圖區105/第二版圖區115、第五版圖區103/第七版圖區113以及圖8中的電阻陣列單元201在排列方向上具有一致性，都是豎向擺放，而且所有模塊都沿X軸絕對對稱。在圖8中電阻陣列單元201顯示的電阻陣列是圖1中4個電阻:電阻R405、電阻R406、電阻R407、電阻R408的呈叉指匹配的版圖，且所有電阻陣列的邊緣都需要加上dummy電阻提高匹配精度。以上的布局方法從下面三個方面體現了其版圖的優勢:1.電阻陣列的擺放一致性和叉指匹配方式:從連接上來看，符合信號傳輸從左到右的沿直線方向的要求，最大程度上縮減了信號走線的長度，減少信號的衰減和相互之間的影響。從精確匹配的要求來看，保持了匹配電阻在工藝制造過程中的工藝偏差的一致性，減少工藝偏差對電路性能的影響。2.所有器件嚴格按照X軸對稱擺放:符合電路結構的要求，同時也是為了提高P路和N路信號在傳輸中的一致性。3.運算放大器中MOS管的匹配方式:在保證匹配精度的情況下節省運算放大器的版圖面積。
[0035]本申請所述的多階復數濾波器的版圖結構及其實現方法，可以應用在不同階數的版圖設計中。如圖9所示，此多階復數濾波器版圖為多個版圖單元(圖4所示)組合而成，其中第一版圖區105、第二版圖區115、版圖子單元11的組合為一個復數濾波器的單階I/Q路的版圖單元，隨著階數的遞增，相應的版圖單元也隨之遞增。電源總線布線區域202為電源總線布線區域，接地總線布線區域203為接地總線布線區域，同時，電源總線布線區域202和接地總線布線區域203的布線區域也可以用其它金屬層分層走控制線，這樣可以節省走線所占的面積。整個版圖分為I路和Q路兩部分，這兩部分沿X軸方向完全對稱。電阻陣列單元201(圖1中電阻R405、電阻R406、電阻R407、電阻R408的版圖)的中心點與x軸重合。
[0036]以上實施例僅用于說明本實用新型的技術方案，而非對本實用新型保護范圍的限制，盡管參照較佳實施例對本實用新型作了詳細地說明，本領域的普通技術人員應當理解，可以對本實用新型的技術方案進行修改或等同替換，而不脫離本實用新型技術方案的實質和范圍。
【主權項】
1.一種多階復數濾波器的版圖結構，其特征在于它包括多個版圖單元、電阻陣列單元(201)、電源總線布線區域(202)、接地總線布線區域(203)，所述多個版圖單元順次相接并橫向排列為兩排，上下相鄰的兩個版圖單元之間布置有一個電阻陣列單元(201)，所述電源總線布線區域(202)設置在多個版圖單元外圍，所述接地總線布線區域(203)設置在電阻陣列單元(201)與版圖陣列單元之間； 所述版圖單元包括第一版圖區(105)、第二版圖區(115)、及版圖子單元(11)，第一版圖區(105)和第二版圖區(115)縱向排列，并位于版圖子單元(11)的橫向側； 所述版圖子單元從上至下依次包括第三版圖區(101)、第四版圖區(102)、第五版圖區(103)、第六版圖區(104)、第七版圖區(113)、第八版圖區(112)、第九版圖區(111)，其中:第六版圖區(104)位于中軸線位置，第三版圖區(101)和第九版圖區(111)對稱布置，第四版圖區(102)和第八版圖區(112)對稱布置，第五版圖區(103)和第七版圖區(113)對稱布置； 所述第一版圖區(105)、第二版圖區(115)、第五版圖區(103)、第七版圖區(113)均為電阻陣列版圖；所述第三版圖區(101)和第四版圖區(102)組合形成電阻陣列整合版圖；所述第八版圖區(112)和第九版圖區(111)組合形成電阻陣列整合版圖；所述第六版圖區(104)為運算放大器版圖。
【文檔編號】H03H7/01GK205566241SQ201620279891
【公開日】2016年9月7日
【申請日】2016年4月6日
【發明人】徐婷, 沈劍均
【申請人】江蘇星宇芯聯電子科技有限公司