聯合檢測中的初始信道估計的預縮放的制作方法

專利名稱：聯合檢測中的初始信道估計的預縮放的制作方法
技術領域：
本發明涉及無線通信的聯合檢測方法以及電路。
背景技術：
TD-SCDMA (Time Division Synchronized Code Division Multiple Access, 時分同步碼分多址)是結合了 TDD/TDMA (Time Division Duplexing/Time Division Multiple Access,時分雙工/時分多址)操作與同步CDMA (碼分多址) 的無線通信標準。TD-SCDMA可以為用戶分配不同的時隙(time slot)和擴 頻碼，由此各個時隙可以包含與通過不同的擴頻碼所區別開的不同用戶相關 的數據。圖l示出了 TD-SCDMA方案100,其中頻帶110可以用于通過向多 個用戶分配不同的時隙121、 122、 123、 124等以及不同的擴頻碼1、 2、 3等 (例如， 一個TD-SCDMA時隙最多可以使用16個擴頻碼)而與這些用戶相 關聯的通信。目前的TD-SCDMA每時隙最多使用16個擴頻碼，這使得在一 個給定的時隙中可以向最多16個用戶同時分配不同的擴頻碼。在一些情況下， 可以為一個用戶分配多個擴頻碼。
TD-SCDMA支持非對稱流量和業務，由此可以利用靈活的幀結構來修改 上行鏈路和下行鏈路流量分配，這種靈活的幀結構使得可以在通話期間動態 地修改上行鏈路和下行鏈路分配。TD-SCDMA還使得通過利用聯合檢測和智 能天線系統來減少多址干擾(MAI， multiple access interference)。在聯合檢測 方案中，并行地對來自可能與一個時隙相關的多個用戶的數據進行估計，并 且從所接收的信號中提取出特定用戶的數據。通過這種方式，解決了與其它 用戶相關的信號導致的干擾并且提供給用戶的數據干擾減少。

發明內容
在一個方面，提供了一種用于在被設置為對所接收的信號執行聯合檢測 的聯合檢測系統的方法。該方法包括生成與多個傳播信道相對應的多個初始 信道估計的步驟，其中所述多個初始信道估計中的每一個都包括多個值。該 方法還包括針對所述多個初始信道估計中的至少一個初始信道估計確定至少 一個預縮放系數的步驟，其中，所述至少一個預縮放系數至少部分地基于所 述多個初始信道估計中的至少一個初始信道估計的所述多個值中的至少一個 值。該方法還包括按照所述至少一個預縮放系數來對所述多個初始信道估計 中的至少一個初始信道估計進行預縮放的步驟。
在另一方面， 一種聯合檢測系統被設置為對所接收的信號執行聯合檢測。
該聯合檢測系統包括可編程數字信號處理器(DSP, digital signal processor), 其被設置為生成與多個傳播信道相對應的多個初始信道估計，其中所述多個 初始信道估計中的每一個都包括多個值。該可編程DSP還被設置為針對所述 多個初始信道估計中的至少一個初始信道估計確定至少一個預縮放系數，其 中，所述至少一個預縮放系數至少部分地基于所述多個初始信道估計中的至 少一個初始信道估計的所述多個值中的至少一個值。該可編程DSP還被設置 為按照所述至少一個預縮放系數來對所述多個初始信道估計中的至少一個初 始信道估計進行預縮放。
當結合附圖來閱讀本發明的詳細說明時，本發明的其它方面、實施方式 及特征將變得清楚。附圖是示意性的并且不是按比率繪制的。在附圖中，以 單個標號或符號來表示在各個附圖中各個相同或基本相似的組件。
為了簡潔，沒有在每個附圖中對每個部件都進行標注。并且對于本發明 的各個實施方式中的各個組件來說，當不需要對其進行說明以使本領域技術 人員能夠理書(包括定義)為準。


圖中，相同附圖標號表示相同元件
圖1是TD-SCDMA的時隙以及擴頻碼的示意圖； 圖2是TD-SCDMA的下行鏈路信道模型的示意圖； 圖3是在聯合檢測處理中所涉及的各種矩陣的示意圖； 圖4是根據一個實施方式的實現了聯合檢測器系統的接收器系統的框圖; 圖5是根據一個實施方式的內接收器鏈的框圖； 圖6是根據一個實施方式的聯合檢測處理的框圖； 圖7是根據一個實施方式的所接收到的信號的時隙格式的示意圖； 圖8是根據一個實施方式的在移位處理前及移位處理后累加器的內容的 示意圖9是根據一個實施方式的對累加器的內容進行移位并且將累加器的位
的子集存儲到存儲器中的處理的流程圖10是根據一個實施方式的可以實現移位處理的硬件架構的框圖11是根據一個實施方式的傳播信道估計的預縮放過程的流程圖12是根據一個實施方式的信道估計的預縮放的示意圖13是根據一個實施方式的聯合檢測器加速器架構的框圖；以及
圖14是可以由根據一個實施方式的聯合檢測器的有限狀態機執行的處理
的流程圖。
具體實施例方式
例如，可以利用數字信號處理器(DSP)將聯合檢測系統實現為軟件解決 方案，或者通過硬件解決方便以稱為聯合檢測加速器(JDA， joint detection accelerator)的電路的形式來實現聯合檢測系統。與以軟件實現的聯合檢測系統相比，JDA能夠降低功耗并提高運行速度。
申請人己經認識到，聯合檢測系統可以包括從可編程軟件實現的靈活性
中受益的一些處理運算和從JDA的速度及降低的功耗中受益的其它處理運 算。JDA中所實現的運算可以包括那些不太可能改變的并且不易由不同的手 機(handset)制造商進行定制的成熟算法。相反，可編程DSP中實現的運算 可以包括可能會發生改變并且易于由不同的手機生產商進行定制的算法。
申請人還認識到，當滿足性能規范(諸如塊誤差率性能)時，JDA可以 從能夠減少芯片面積及功耗的定點(fixed point)實現中受益。減小定點實現 的數據位寬又能夠縮小芯片面積并減少功耗。此外，更小的位寬意味著能夠 在更短的時間內執行處理，因此使得更長的芯片休眠或空閑模式時間段成為 可能。申請人己經認識到，具有更小數據位寬的JDA通過在具有大量的位的 累加器中執行運算并且僅將更少的位保存在存儲器中，仍然能夠在乘法累加 運算過程中保持高精度。申請人還認識到，可以由JDA來內部地確定和/或由 外部源(諸如可編程DSP)設定一個或更多個移位值。
申請人還認識到，在聯合檢測系統中的當前初始信道估計可能需要較大 的位寬來容納各個信道的幅度上的差異。這種情形可能由于執行信道估計的 方式而出現。例如，在TD-SCDMA系統中，在各突發中設置了一個或更多個 訓練序列(midamble)，并且接收器利用訓練序列來估計發射器與接收器之間 的傳播信道。然而，接收器執行初始信道估計，在初始信道估計中可能沒有 解決訓練序列的功率等級與訓練序列的數量之間的差異。雖然使用由有效編 碼(active code)檢測算法生成的縮放系數最終解決了這種差異，但是在JDA 的定點實現中，與一開始就解決了上述影響而需要的位寬相比，初始信道估 計所生成的信道估計會需要更大的位寬。申請人已經認識到，聯合檢測系統 可以從在將一個或更多個傳播信道發送到JDA之前對這些傳播信道進行預縮 放(pre-scaling)中受益，由此能夠在JDA的定點實現中縮小位寬。
應當理解的是，由于這里所說明的技術并不限于任何特定實現，而可以
10通過任意方式來實現。稍后對這些實現的示例進行討論，但是應當理解的是， 這些實現僅是作為示例性示例而介紹的，并且可以通過其它方式來實現這些
實施方式。描述下面給出的示例以用于與TD-SCDMA方案一起使用的聯合檢 測系統中。然而，應當理解的是，這里所描述的這些技術可以與其它合適的 通信方案一起使用，和/或可以與通過各種方式實現的其它聯合檢測系統一起 使用，而且這些技術的使用并不限于任何特定類型的聯合檢測系統。
如下所述，這里所描述的技術的一個應用是用于TD-SCDMA接收器中的 聯合檢測系統。然而，由于這里所描述的技術能夠用于可以對所接收的信號 執行聯合檢測的任意合適類型的系統，所以這個示例僅是示例性的。
如圖2所示，TD-SCDMA下行鏈路信道模型200可包括信道化碼及擾碼 C/、 c2、 ...、 c&，信道沖激響應/^、 &、 ...、 /^，附加到各個信道的隨機噪聲
z，以及聯合檢測數據接收器210。數據《、《.....A。在基站中分別與信道
化碼及擾碼O、 c2.....c&相乘，并被發送到信道中。能夠將各個編碼信道
建模為伴隨有噪聲Z的信道沖激響應/Z/、 /72...../2&。由于使用智能天線，
所以各個編碼信道的信道沖激響應可以是獨立的。由接收器210的模擬部分 對所接收的數據r進行采樣，并將其輸入到接收器210的聯合檢測系統。聯合 檢測系統的輸出x包括用戶數據，可以由下行鏈路比特率處理器對該用戶數 據進一步進行解碼。
信道化碼/擾碼與信道沖激響應的累加結果是信道化碼/擾碼Q與信道沖 激響應&的巻積。可以由矩陣r來表示全部信道對于單個數據符號的累加結 果，其中矩陣F的列是針對該編碼信道的信道化碼/擾碼與信道沖激響應的巻
積。矩陣K的列數是有效編碼信道Ka的數量。通過沿矩陣r的對角線來布置 F矩陣，能夠構建關于全部數據字段的組合響應矩陣r。
圖3是信道沖激響應矩陣//、信道化碼/擾碼矩陣c、矩陣r和矩陣r的
示意圖。如圖所示，矩陣/Z具有Ka列和W行，而矩陣C具有Ka列和Q行， 其中W是信道沖激響應的長度，Q是擴頻系數，而Ka是有效信道的數量。矩陣K具有Ka列和W+Q-l行，而矩陣r具有NU」和^TQ+W-l行，其中N 是單位塊中的數據符號的數量。矩陣K的行數取決于數據字段的長度(對于 TD-SCDMA，其為>TQ個碼片)加上信道沖激響應的長度W (其在1到17 個碼片周期之間)然后減一 (N*Q+W-1)。
使用上述矩陣定義，所接收的數據r可以用傳輸數據d和經由矩陣r的 信道化碼/擾碼與信道沖激響應的累積結果，然后加上噪聲z來表示 廣=+
能夠使用聯合檢測算法來從所接收數據r恢復得到所傳輸的數據&能夠 用于求解所傳輸的數據"的第一算法使用最小二乘(LS， least squares)準則
其中7^是矩陣r的共軛轉置矩陣。最小二乘算法對于低接收信噪比
(SNR)表現可能不是很好，因此可以使用基于最小均方誤差(MMSE， minimum mean squared error)準貝U的另一算法 min五[S — c/|2] => j = (r"r + cr2/)-'r"r ，
其中CJ2是噪聲z的方差。能夠將LS算法和MMSE算法簡化為同一方程
其中少=7^，并被稱為匹配的濾波器輸出，并且對于LS算法^=(7^7)， 或者對于MMSE算法爿-(7^r+ci27)。
通常，求解該方程將涉及對矩陣^的求逆。由于矩陣^的屬性，利用方 程X-丄力兀，能夠使用Ozo/e^y分解法通過上三角矩陣￡和對角矩陣D來表 示矩陣j，其中Z^是矩陣丄的共軛轉置矩陣，其又能夠用于迭代地求解方程 ^/=》為了說明，圖3還包括了矩陣J和矩陣Z的示意圖。矩陣丄由沿該矩 陣的對角線布置的N個塊構成，并且如將進一步討論的，通過僅計算有限數 量的塊(例如，塊B,和B2)并且將其余的塊設置為等于最后計算的塊的值(例 如，將塊B3、 B4.....Bw設置為成B2的值)，能夠逼近矩陣丄。
求解方程AiN;/的求解步驟包括前向替換(forward substitution)、點除法(dot division)以及后向替換(backward substitution)，以得到所傳輸數據的
值
(1) 前向替換廣戶^
(2) 點除法 g=/7iD
(3) 后向替換U=g
其中/是在前向替換方程中求出的中間向量，而g是在點除法方程中求出 的中間向量。聯合檢測算法的輸出可包括給定用戶設備(UE)的數據。可以
去除給定UE以外的UE數據，使得最后的輸出僅包括給定UE的數據。
在一個實施方式中，實現聯合檢測算法的聯合檢測器系統可以包括JDA 和可編程DSP，其中可編程DSP執行聯合檢測算法所涉及的一個或更多個處 理操作。可編程DSP使得能夠通過軟件對DSP執行的一個或更多個聯合檢測 處理操作進行定制。可編程DSP可以在JDA接收數據之前執行處理操作、可 以在JDA已經執行了一些處理后執行一些中間處理操作和/或可以在JDA已 經完成了對數據的處理后執行后處理。在DSP執行中間處理操作的一些實施 方式中，JDA可以包括在DSP執行中間處理之前執行的JDA前端處理以及在 DSP執行中間處理之后執行的JDA后端處理。如稍后所討論的，在一個實施 方式中，由DSP執行的中間處理操作是有效編碼檢測處理。在DSP將數據發 送到JDA之前對該數據執行處理的一些實施方式中，DSP可以執行生成矩陣 //和矩陣C的信道估計過程。JDA能夠用于求解線性方程^d=y，而DSP可 以向JDA提供所接收數據r、矩陣//和矩陣C以及噪聲功率o 2。
圖4是根據一個實施方式的實現了包括JDA 415和可編程DSP 425的聯 合檢測器系統的示例性接收器系統400的框圖。可編程DSP 425能夠執行聯 合檢測算法所涉及的一個或更多個處理操作。系統400可以包括無線和模擬 基帶(組合單元450)，其中無線組件能夠接收由基站傳輸的信號，而模擬基 帶組件能夠處理由無線組件提供的接收信號。數字域組件440然后能夠處理 由模擬基帶組件提供的信號。
13數字域組件440可以包括數字基帶組件和能夠便于數字域處理的協處理 器(co-processor)。數字基帶組件可以包括能夠對所接收的信號執行數字處理 的可編程DSP425。數字基帶組件可以與協處理器通信，該協處理器能夠促進 接收信號在數字域中的處理。
協處理器包括JDA415和比特率處理器(BRP， bit rate processor) 416。 在一個實施方式中，JDA415可以執行聯合檢測算法的一個或更多個處理操 作，而DSP425也可以執行聯合檢測算法的一個或更多個處理操作。JDA415 與DSP 425可以通信，由此使得DSP 425能夠執行一個或更多個聯合檢測處 理操作，這些處理操作的結果被發送到JDA 415以用于進一步處理。作為附 加或者替代地，JDA415也能夠執行聯合檢測算法的一個或更多個處理操作， 這些操作的結果被發送到DSP425。通過這種方式，DSP425能夠執行聯合檢 測算法中任意數量的操作，并且JDA 415可以執行聯合檢測算法中任意數量 的操作。JDA415能夠生成軟判決輸出，然后可由比特率處理器416將該軟判 決輸出轉換為最可能的硬判決。比特率處理器416能夠對傳輸信道執行信道 解碼和誤差檢測，執行去交織以提高信道編碼性能，執行去速率匹配以調整 數據速率，執行傳輸信道的去復用，并且在物理信道上執行對編碼復合傳輸 信道的去映射。
圖5是根據一個實施方式的TD-SCDMA內接收器鏈500的框圖。內接收 器鏈500可以包括接收端的升根余弦濾波器520，可以在模擬基帶中實現升根 余弦濾波器520 (例如，系統400的組件470)。升根余弦濾波器520可以向 一個或更多個預處理組件(諸如DC去除組件530和I/Q補償組件540)提供 所接收的信號。在一個實施方式中，由可編程DSP(諸如系統400的DSP425) 來實現DC去除組件530和I/Q補償組件540。在將所接收數據發送到聯合檢 測系統550之前，可以由DC去除組件530和I/Q補償組件540對從一個時隙 采集的I/Q采樣進行預處理，DC去除組件530能夠執行DC偏移校正，而I/Q 補償組件540能夠執行I/Q相位不均衡校正。在一些實施方式中，聯合檢測系統550包括JDA和可編程DSP,可編程DSP使得能夠通過軟件對一個或更多 個聯合檢測處理操作進行定制。在一個實施方式中，DSP可以在將數據發送 至(JJDA之前執行預處理操作。如稍后討論的，由DSP執行的預處理操作可以 包括信道估計和/或訓練序列干擾抵消。
圖6是根據一個實施方式的聯合檢測處理的框圖600。框圖600所示的聯 合檢測處理可以由聯合檢測系統(諸如圖5的內接收器鏈的聯合檢測系統550) 來執行。聯合檢測處理的操作可以由JDA與可編程DSP共同執行。
聯合檢測處理可以從接收已經經過DC偏移校正、I/Q相位不均衡補償和 /或任何其它預處理的信號開始。所接收的信號可以包括由訓練序列分隔開的 兩個數據字段。圖7示出了所接收的信號的時隙格式700,所接收的信號包括 第一數據字段710，之后是訓練序列字段720,之后是第二數據字段730，并 且之后是保護間隔(guardperiod) 740。由于空中傳播信道擴展，數據字段710 的尾部中的數據與訓練序列720相干擾，并且訓練序列720的尾部中的數據 與第二數據字段730相干擾，這得到數據字段712 (W)和數據字段722 (d)。
圖6中示出的聯合檢測處理的數據劃分操作610能夠處理所接收的信號， 以將該信號劃分為數據字段(W或")和訓練序列這兩個獨立的信號。聯合 檢測處理能夠按照任何期望的次序來依次地處理數據字段W和W，其中對一 個數據字段(例如，")的處理可以重新使用從對其它數據字段(例如，W) 的處理所得到的一些處理結果，如稍后所述。這樣，可以將稍后的描述稱為 對數據字段r/和/或"的處理。在一些實施方式中，在對數據字段rl的處理 之前執行對數據字段"的處理。當第二數據字段包括命令指令(諸如同步及 功率控制指令，同步及功率控制指令可以在首先對數據字段d的數據流、然 后對數據字段W的數據流進行處理的過程中進行處理)時，這個實施方式是 優選的。
信道估計操作615能夠處理由數據劃分操作610提供的訓練序列，并且 生成信道估計矩陣H和編碼矩陣C，如圖3中所示的矩陣/Z和矩陣C。已知的是，信道估計處理能夠使用己知信號模式(例如訓練序列信號)來估計從
基站到接收器的空中傳播信道。如果使用智能天線，則可以將TD-SCDMA方 案的各個編碼信道與不同的傳播信道相關聯。使用信道估計的結果能夠做出 關于有效編碼數量的粗略(crude)估計，但謹慎的是過高估計有效信道的數 量，以避免將有效編碼指定為無效(inactive)。最終，聯合檢測的有效信道檢 測處理能夠提供對有效編碼的更好判斷。信道估計操作615的輸出可以包括 矩陣Z/和矩陣C。
通過執行消除了訓練序列干擾對數據字段的影響的訓練序列干擾抵消操 作，訓練序列干擾抵消操作620能夠處理由操作610輸出的數據字段。訓練 序列干擾抵消操作可涉及使用來自信道估計操作615的信道估計。操作620 的輸出可以是已經經過訓練序列干擾抵消的數據字段。在一個實施方式中， 由DSP來執行數據劃分、訓練序列千擾抵消和/或信道估計。這使得能夠定制 一個或更多個操作而無需改變接收器芯片組。
在一個實施方式中，將由DSP執行的預處理的結果隨后發送到JDA，以 進行前端處理。JDA能夠接收由DSP發送的矩陣/Z和矩陣C (例如，經由外 部協處理器接口，如圖4的系統所示)，并且在操作625中構建矩陣F。構建 矩陣r涉及使用信道估計矩陣/Z和編碼矩陣C。矩陣F的第i列是矩陣7/的 第i列與矩陣C第i列的巻積。如下所述，在一些實施方式中，JDA能夠在將 結果保存到存儲器中之前實現對結果的移位。
此外，JDA的操作630能夠執行匹配濾波器計算，并由此構建匹配濾波 器輸出>^7^，其中r是W和/或W。匹配濾波器操作能夠使用矩陣F和向量 r來構建》并且由于矩陣,的很多項是零，如圖3所示，所以不必構建整個 矩陣T^。匹配濾波器操作630能夠接收由操作625所構建的矩陣K。另外， 匹配濾波器操作630還能夠從訓練序列干擾抵消操作620接收數據字段W和 數據字段"。如稍后所述，在一些實施方式中，JDA能夠在將結果保存到存 儲器中之前實現對結果的移位。
16JDA還能夠在操作635中計算y和矩陣r各列的冪(power),這又能夠
進行有效編碼檢測。對矩陣F各列的冪的計算涉及針對給定列來求矩陣F的
項的幅值平方進行求和的操作。由于向量W足以用于對有效編碼檢測的目的， 所以可以針對y/來計算少的冪而不必針對少2執行計算。在一些實施方式中，
JDA能夠在將所得到的冪值保存到存儲器中之前實現對所得結果的移位。
在一個實施方式中，由DSP來執行有效編碼檢測。在操作640中，DSP 能夠從JDA接收y和矩陣K (可選)的冪計算結果，并且使用該冪值來確定 各個信道化碼的有效編碼和縮放系數。當在DSP中執行有效編碼檢測時，可 以進行有效編碼檢測算法的定制。可以隨著有效編碼檢測處理的演進而修改 DSP軟件，并且同一芯片組能夠用于實現經過修改的有效編碼檢測處理。
能夠使用任何合適的算法來執行有效編碼檢測。例如，有效編碼檢測過 程可以涉及確定匹配濾波器輸出(少)的冪大于閾值水平的編碼。應當理解的 是，這僅是簡單的有效編碼檢測過程的一個示例，并且可以使用任何的有效 編碼檢測處理。有效編碼檢測處理還可以確定應當被應用到各個信道化碼的 縮放系數。可以通過尾數值和指數值來表示各個信道化碼的縮放系數。應當 理解的是，不一定要執行有效編碼檢測，并且在特定情況下可以繞過這種操 作，例如，當使用擴頻系數"一"時，或者當用戶設備已經具有指明在給定 時隙中哪些碼是有效的指示時。
有效編碼檢測操作的結果可以由SIR估計操作655來使用，而操作655 也可以由DSP來執行。SIR估計操作655可以使用信道估計操作615及有效 編碼檢測操作640的結果。SIR估計操作可以輸出噪聲功率o2。應當理解的 是，在一些實施方式中，可以在不使用有效編碼檢測的結果的情況下執行SIR 估計。在這種情況下，可以在信道估計之后由DSP執行SIR估計，并且能夠 在JDA執行前端處理之前將SIR估計發送到JDA。或者，在JDA執行前端處 理的同時，至少部分地由DSP執行SIR估計。
在一些實施方式中，將由DSP執行的有效編碼檢測所確定的有效編碼和
17縮放系數的指示和/或由DSP計算出的噪聲,發送到JDA以進行后端處理。JDA 后端處理可以包括y的重新縮放(rescaling)及重新排序(reordering)操作 645和r的重新縮放及重新排列操作650。這些操作可以根據有效編碼檢測操 作640所發送的結果對少和矩陣矩陣F的列進行重新排列及重新縮放，其中， 重新排列消除了與無效編碼相對應的任意列。作為這種重新排列的結果，JDA 后端處理可以使用同一矩陣索引，而與哪些編碼是有效的無關。
由JDA執行的后端處理還可以包括矩陣^的計算操作660，矩陣J計算 操作660接收由操作650所生成的經過重新縮放及重新排列的矩陣F和由操 作655所生成的噪聲，以通過估計矩陣運算7"^+02/來構建矩陣丄由于可 以直接使用矩陣F來計算矩陣^的元素，并且由于矩陣r的很多元素都是零， 因此，構建矩陣；并不一定涉及構建矩陣r。因此，可以僅執行對矩陣^的 非零元素的計算，而且可以存儲矩陣J的這些非零元素(例如，不需要存儲 已知的零元素)。在一些實施方式中，JDA能夠在將所得到的矩陣^的值保存 到存儲器中之前對這些結果執行移位。
JDA后端處理還可以包括Cholesky分解操作655， Cholesky分解操作655 能夠將矩陣^分解為矩陣L與矩陣D。可以進行Cholesky分解而無需計算矩 陣丄的全部元素。可以將矩陣丄劃分為在值上收斂的多個塊，并且所計算的 塊的數量取決于所期望的準確度。在一個實現方式中，所計算的矩陣丄的塊 的數量是2。針對矩陣￡使用的塊的數量減少導致在點除法計算中除法次數的 減少，由此促進了聯合檢測算法的實現。因此，可以僅對矩陣丄的非零元素 的子集的進行計算，并且能夠存儲矩陣丄的這些非零元素(例如，不需要存 儲已知的零元素)。
JDA后端處理還可以包括線性方程求解器操作670，線性方程求解器操作 670求解線性方程^c^ (例如，使用前向替換、點除法和后向替換，如上所 述)。線性方程求解器操作670能夠從;;的重新縮放及重新排列操作645接收 數據字段并且從Cholesky分解操作665接收矩陣L及矩陣￡)。線性方程求解器操作670能夠生成數據字段(;c/和W)。在一些實施方式中，JDA能夠在 將前向替換、點除法和/或后向替換處理的結果保存到存儲器中之前對這些結 果進行移位。
能夠由用戶提取操作675來處理數據字段x/和x2，用戶提取操作675能 夠使用UE正在使用的(多個)碼來提取該特定UE數據。線性方程求解器操 作670能夠依次生成這兩個數據字段;c/和;c2，而用戶數據提取塊670還能夠 將這兩個數據字段合并，從而得到一個統一的數據字段x，隨后由數據提取操 作670輸出該數據字段;c以用于其它組件進行處理。例如，DSP可以執行后 聯合檢測處理。如果還需要UE碼之外的編碼(例如，用于功率測量的編碼)， 則可以在輸出中包括其它編碼。
在一些實施方式中，可以按照定點實現方式來實現JDA，其中，在將位 于累加器的固定位(bit)位置處數量減少的位保存到存儲器中之前，對(例 如，累加器中的)運算結果進行移位。這種操作等同于選擇累加器的哪些位 保存到存儲器中而不必對累加器的內容進行移位。可以選擇移位值以及累加 器的要保存到存儲器中的固定的位位置，從而確保在存儲器中充分地表示累 加器中的值(例如，未經任何明顯位剪切(bitclipping)的精確值)。
在一個實施方式中，JDA包括將變量存儲為帶符號的N位小數的存儲器 組件。這樣，所存儲的變量的數值在-1與+1之間，包括-1但不包括+1。或者， 由于這里所述的技術并不限于用于小數，所以存儲器中的JDA的變量可以是 帶符號的N位整數。當針對JDA中的兩個或更多個存儲變量進行運算時，(例 如，在累加器中存儲的)運算結果可能不滿足上述存儲在JDA存儲器中的變 量的范圍。這里所述的移位技術使得可以使用期望位寬來存儲值。
應當理解的是，JDA中的很多運算是乘法運算和/或求和運算，諸如運算 Cj-^aibi。 JDA可以執行這種運算，從而在通過使用累加器(該累加器的數據 位寬明顯大于將保存乘法累加運算(MAC, multiply and accumulate operation) 的最終結果的存儲器的數據位寬)的乘法累加運算MAC過程中保持較高精度。在運算(諸如MAC)完成后，可以將累加器的位的子集保存到存儲器中。 選擇哪個累加器的位要保存到存儲器中可能會涉及使累加器的內容移位移位 值并將來自累加器的固定位位置的位值保存到存儲器。
圖8是根據一個實施方式的累加器以及在移位操作之后累加器的保存到 存儲器的位的子集的圖。在圖800中示出的位值僅用于說明的目的，并且所 示技術在這一方面并不受限制。累加器810可以包括比在運算(例如，MAC) 完成后將被存儲到數據存儲器存儲位置820的位更多的位。累加器810可以 包括任意數量的位(例如，28位)，這些位可以包括符號位，并且被存儲到存 儲器的結果的位數N可以是比累加器的位數小的任意數量(例如，11位)， 這些位也可以包括符號位。應當理解的是，上述累加器及數據位寬值僅是示 例，并且這里所述的技術在這一方面并不受限制。另外，可以基于正在運算 的數據的大小將累加器大小選為足夠大，從而確保精度不會有嚴重損失。
可以基于所期望的存儲器數據位寬N來選擇應當保存到存儲器中的累加 器810的位數。另外，由于可以基于所選擇的固定位位置而相應地對在將結 果保存到存儲器之前被應用到累加器內容的移位進行調整，所以可以任意地 選擇累加器80中的應當被保存到存儲器的固定位的具體位置。在圖8中， 要被保存到存儲器的累加器數據位值是矩形840中的位值。
所運算的數據及所執行的運算可以是使得累加器小數點830位于累加器 810的兩個特定位的位置831與832之間，這可以是在當所運算的數據是有符 號的小數時的情況。選擇了要被保存到存儲器的累加器810數據位(即在矩 形840中的位)，這使得位的位置831包含要被保存到存儲器的最左位。
在運算(例如，MAC)完成并且運算結果位于累加器810中后，基于應 用到累加器810的位內容的移位來選擇應當被保存到存儲器的位值。圖8示 出了對累加器810的內容應用移位以對累加器的位值進行移位，如在所得到 的累加器810'中所示。在將累加器810中的位值向右移位移位值S之后，累 加器810'與累加器810相同。如稍后所述，該移位值是帶符號的整數，并且可以按照任意合適的方式來確定或設定該移位值。正移位值S (其中S是正整
數)可以與將累加器的位向左移位相關聯。負移位值-s (其中s是正整數)
可以與將累加器的內容向右移位相關聯。應當理解的是，該移位值的符號是 任意的并取決于常規，而且這里所述的技術在這一方面并不受限制。
如圖8所示，移位值是使得移位操作將位位置833處的第一符號位值移 動到累加器位的位置831中。在完成累加器內容的移位后，如矩形840所示 的位于累加器的固定位位置處的位值被保存到存儲器。在圖8的示例性示例 中，選擇移位值使得不將累加器中的二進制數的重復的符號位存儲在存儲器 中，在這里將其稱為歸一化。應當理解的是，由于圖8所示的示例僅是用于 說明的目的，因而可以對值移位任意的量。在一些實施方式中，存儲在存儲 器中的值是帶符號的N位小數，并且應用于累加器內容的移位值是使得位于 累加器小數點左側的被移位的內容僅包括重復的符號位(例如，累加器810 中的位位置833左側的位)。
圖9是處理900的流程圖，存儲在累加器中的運算結果可以通過處理900 存儲到存儲器中。可以在JDA中通過硬件來執行處理900，在MAC運算的情 況下，該硬件可以包括乘法累加單元和一個或更多個移位寄存器。在動作902 中，執行運算(例如，MAC)將結果存儲在累加器中。在運算完成后，在動 作904中使累加器內容移位移位值。移位操作等同于將累加器的內容乘以或 除以2SWFT，其中SHIFT是移位值。可以由輸出移位寄存器來執行移位操作， 并且可以由JDA內部地確定所用的移位值，或者可以由JDA外部的系統來提 供該移位值(例如，可編程DSP，并且可以由用戶指定)。
在動作908中，對累加器的內容進行取整(round)對預期將位的子集存 儲到存儲器中。可以通過對要被存儲到存儲器的累加器的位的子集的最后位 進行向上取整(rounding-up)(或向下取整(rounding-down))來進行取整。 然而，應當理解的是，由于這里所述的技術在這一方面并不受限制，可以按 照其它任何合適的方式來進行取整。如本領域技術人員所公知的，在動作910中，可以進行溢出驗證來判斷取整是否導致溢出。如果做出了出現溢出的判
斷，則使要被保存到存儲器的累加器內容飽和(動作912)。飽和涉及把要存 儲到存儲器的值設為最大的正N位數或最小的負N位數。
如果(在動作910中)做出了沒有出現溢出的判斷，或者出現了溢出并 隨后相應地使值飽和，則該處理繼續動作914，在動作914中將位于累加器中 指定的固定位置處的N個連續位保存到存儲器中，其中N小于累加器的位的 總數。可以由硬件設計者在設計JDA時指定保存到存儲器中的位數N以及應 當保存到存儲器中的累加器的位的固定位。隨后，處理900可以終止。
在一些實施方式中，不同的變量可以具有不同的相關聯的移位值。在一 些實施方式中，對存儲在存儲器中的向量或矩陣的各元素賦相同的移位值。 在其它實施方式中，對矩陣的不同列或不同行賦不同的移位值。允許針對矩 陣的不同列或不同行使用不同移位值，這使得能夠通過基于對矩陣的各列或 各行中的值的移位的定制(tailor)來選擇各列或各行的移位值，來提高準確 度。
應當理解的是，由JDA進行的加法運算可以涉及兩個或更多個已經利用 不同移位而可能被存儲的存儲變量。應當理解的是，與不同移位值相關聯的 存儲變量可被視為具有不同指數的尾數值的存儲。在這種運算中，JDA可以 確保在執行加法前對于全部正被相加的變量而言移位都是相同的。例如，當 執行諸如Cj-dj+S^bi的運算時，JDA可以判斷一個或更多個向量元素在被存 儲到存儲器中前是否已經被移位。如果這些向量中的一個或更多個已經被移 位，則JDA可以確保在執行加法前全部向量都具有同一移位值。例如，如果 向量"在被保存到存儲器中之前已經經過了移位值A—SHIFT的移位，向量6 在被保存到存儲器中之前己經經過了移位值B一SHIFT的移位，并且向量d在 被保存到存儲器中之前己經經過了移位值D—SHIFT的移位，則JDA可以在將 從存儲器獲得的"向量元素相加到求和結果2jaibi之前使向量d移位移位值 A—SHIFT+B—SHIFT-D—SHIFT 。可以將這種運算在數學上表示為
22(dj A—SHIFT+B—SHIFT-D—SHIFT) +2^&，其中，運算符"《，，表示為對 dj執行的移位運算。運算的結果在被存儲到存儲器位置之前還可以被移位。
圖10是JDA中的硬件架構1000的框圖，硬件架構1000能夠實現針對涉 及將變量"與求和結果2:iaibi相加的運算的移位處理，如上所述。在一個實施 方式中，雖然可以使用其它數據位寬，但是用于存儲變量"、6以及d的位數 N是ll，而累加器的位數是28，并且在這里所述的技術在這一方面并不受限 制。硬件1000能夠包括輸入移位寄存器1008，輸入移位寄存器1008用于在 將"值載入累加器1006之前對d值進行移位。如果向量a在被保存到存儲器 中之前已經移位了移位值A一SHIFT、向量6在被保存到存儲器中之前已經移 位了移位值B—SHIFT、向量d在被保存到存儲器中之前已經移位了移位值 D—SHIFT ，則移位寄存器1008所使用的移位值可以是 A—SHIFT+B—SHIFT-D—SfflFT。
硬件1000還可以包括用于將輸入值ai與輸入值bi相乘的乘法器1002、以 及用于將累加器1006的內容與由乘法器1002提供的aj和bi相乘的結果相加 的加法器1004。累加器1006可以包括多個位A， A可以大于輸入數據的位數 N。在乘法累加運算完成后，可以由輸出移位寄存器1010使累加器1006中的 值移位移位值C—SHIFT,并且可將累加器的位的子集保存到存儲器。如上所 述，累加器的位的子集可包括在累加器中固定位置的N個位。可以選擇移位 值C一SHIFT，使得將累加器中所得到的值的有效位保存到存儲器中。通過減 少用于存儲在聯合檢測處理過程中計算出的中間值的位數，JDA可以具期望 速度、存儲器區域和/或功耗。
在一些實施方式中，由JDA外部的系統(例如，通過可編程DSP)來設 定JDA中使用的一個或更多個移位值。外部系統可以包括可編程DSP，該可 編程DSP使得設計者可以對確定用于由JDA所存儲的一個或更多個變量的移 位值的軟件進行編程。作為替代或者附加，設計者設置固定的移位值(例如， 通過可編程DSP)，并且隨后將其提供給JDA。 DSP對移位值的確定可以涉及利用JDA的前端處理中所執行的處理的結果。例如，基于可由DSP執行的有 效編碼檢測過程的結果，DSP可以確定用于由JDA所存儲的一個或更多個變 量的移位值。由于用于JDA的后端處理的移位值的選擇可能取決于在求和運 算中相加的次數(該相加的次數又與有效編碼的數量有關)，所以該步驟是需 要的。因此，可以由DSP至少部分地基于有效編碼檢測過程的結果來確定移 位值，并且隨后將移位值發送到JDA。
在一些實施方式中，由JDA內部地確定JDA所使用的一個或更多個移位 值。JDA對將由JDA使用的一個或更多個移位值的內部確定可以涉及對要存 儲在存儲器中的數據結果的分析。在矩陣^的情況下，由于矩陣K被存儲在 JDA的內部，所以在軟件中計算最大可能輸出移位比較困難，并且，因此期 望使JDA來確定矩陣^的移位值。在一些實施方式中，可以由JDA在內部計 算矩陣^的最大可能輸出移位。如果由JDA在內部計算矩陣^的最大可能輸 出移位，則可以基于矩陣^中的最大元素來確定最大可能輸出移位。由于矩 陣^中的對角線上的元素表示各個編碼信道(加上噪聲)與信道化碼的自相 關并且各編碼信道的自相關比與其它任何編碼信道的互相關大，所以矩陣^ 中的最大元素位于對角線上。為了確定矩陣^的最大可能輸出移位，可以計 算矩陣」的對角線的各個元素并且可以將最大元素的最大可能移位值用作矩 陣^全部元素的最大可能輸出移位。應當理解的是，與用于執行完整聯合檢 測處理的周期的總數相比，可以僅使用少量周期來執行移位值的自動內部確 定。
JDA中的其它變量的存儲也受益于由JDA執行的移位值的內部確定。例 如，點除法處理的結果也受益于對移位值的內部確定，將結果存儲在存儲器 中之前應當將移位值應用于這些結果。如上所述，在點除法的情況下，諸如 線性方程求解器操作的//Z)運算，該運算包括將小數與對角矩陣D的逆相乘。 由于D的元素是正小數，所以存在著點除法的結果不是小數的可能性。矩陣 D的逆對角元素(即，7/4)的內部導出的移位能夠用于確保點除法的結果也是小數。在一些實施方式中，針對該矩陣的全部元素使用了單個移位值，這 可以使計算復雜度及存儲器面積最小化。在這樣的實施方式中，可以通過確 定該矩陣的最大元素的最大可能移位值并且隨后將該最大可能移位值用于矩 陣的全部元素，來確定單個移位值。
可以在多個部分中對矩陣D的各個元素執行矩陣D的除法。首先，如在 本領域中己知的，可以通過移位處理來對矩陣D的各對角元素進行歸一化， 其中移位處理使各個元素移位移位值對并且由此確定各對角元素的尾數和指 數，由此消除重復的帶符號的位。由于這里所述的技術在這一方面并不受限 制，應用于全部元素的移位值可以是相同的，以減少計算復雜度，或者可以
是不同的。矩陣D的元素4的歸一化值(稱為朋mz"fee《cg)小于1且大于 或等于0.5。因此，各個值0.5/"om^/ize^2^是大于0.5且小于或等于1的小 數。可以在具有多個位(例如，21位)的中間除法器中計算歸一化的值 0.5/"omafe^^J，并且隨后可以按照尾數(例如，作為11位值)及指數(例 如，5位值)的形式將數量減少的這些位保存在存儲器中。另外，可以確定值 0.5/"omafee浙^的最大指數，并且將其用作在存儲點除法運算g=/7.D的結果 之前的移位值，其中應當理解的是，可以將最大指數用作向量g的全部元素 的移位值。
在一些實施方式中，設計者可以對JDA是否使用給定變量的移位值進行 選擇，以使得由JDA在內部確定移位或者由JDA外部的系統(例如，通過可 編程DSP)來設定移位。設計者能夠例如通過與JDA通信的可編程DSP來設 定位變量，其中，位變量指示JDA是否應當使用由JDA內部確定的(例如， 如上所述針對矩陣^和矩陣/,/D)或者由JDA外部的系統(例如，由設計者 編程到DSP中)來設定的給定變量的移位值。這使得設計者能夠選擇哪些變 量應當使用內部確定的移位來存儲以及哪些變量應當使用由外部源(例如， 可編程DSP)所確定或設定的移位來存儲。這種方法通過使得設計者可以通 過針對一些變量(例如，由設計者編程的移位值)在外部確定的移位值來選
25擇哪些位是有效的，并且同時使得JDA能夠使用中間處理的結果在內部確定 其它變量的移位值，來提供靈活度。由JDA外部的系統所設定的移位值可能 涉及使用提供給外部系統的中間結果來計算移位值，或者可以是由設計者提 供的固定的移位值。
應當理解的是，可以單獨地或者結合這里所述的其它技術來使用用于使 用、確定和/或設定JDA的定點實現的移位的一個或更多個技術。可以在與可 編程DSP通信的JDA中使用移位，以執行諸如一個或更多個中間處理操作的 一個或更多個處理操作，但是JDA中對變量進行移位的技術也可以由不具有 這里所述的全部特征的JDA (例如，不一定使用DSP以進行中間處理操作的 JDA)來使用。
在一些實施方式中，聯合檢測算法可以包括在向JDA發送信道估計之前 對一個或更多個傳播信道估計(例如，圖3的矩陣/Z的一個或更多個列)進 行預縮放操作。可以將預縮放操作包括在信道估計操作內，并且一旦完成初 始信道估計并且在輸出該信道估計之前執行預縮放操作。可以在也執行初始 信道估計處理的可編程DSP中執行這種預縮放操作。在向JDA發送信道估計 之前對一個或更多個傳播信道估計進行預縮放操作可以使得能夠在JDA的定 點實現中提高準確度。
圖11示出了傳播信道估計的預縮放過程的流程圖1100。該處理可以從動 作1102開始，其中確定了一個或更多個預縮放系數。這些預縮放系數將被應 用于可能已經由初始信道估計過程所確定的傳播信道估計。各傳播信道的預 縮放系數可以是不同的，但是應當理解的是，該技術在這一方面并不受限制。 可以按照任何合適的方式來執行一個或更多個預縮放系數的確定。
可以是至少部分地基于傳播信道估計的最大元素和/或傳播信道估計的冪 來選擇傳播信道估計的預縮放系數。可以選擇預縮放系數以實現各種目的， 包括但不限于(1)對傳播信道估計進行縮放，使得在預縮放之后，這些傳 播信道估計的最大絕對值元素具有相同的指數；(2)對傳播信道估計進行縮放，使得在預縮放之后，這些傳播信道估計具有基本相同的最大絕對值元素 (例如，對于它們的最大絕對值元素具有相同指數和尾數的絕對值)；或者(3) 對傳播信道估計進行縮放，使得在預縮放之后，這些傳播信道估計具有基本 相同的冪。
在一個實施方式中，可以選擇預縮放系數以確保在預縮放之后，各信道 估計的最大絕對值元素的指數都相同。當信道估計包括復數項時，最大絕對 值元素可以被選擇為包括這些項的實部的絕對值以及虛部的絕對值的集合的 最大值。在該情況下，復數項是由兩個實數元素構成的，即該復數的實部和 虛部。如果初始傳播信道估計是由
<formula>formula see original document page 27</formula>
給出，其中&、 &...../^是初始傳播信道估計(矩陣//的列)并且各
初始傳播信道估計是具有w-7個復數項的向量。由實元素r^/f^(^和虛元素 /mag(^(^來構成各復數項^傷。因此，如在這里所述的，可以將給定傳播信 道估計/2,的最大絕對值元素(也被稱為構成初始傳播信道估計的多個值的最 大絕對值)表示為由^& a/^必從^Wm"g(^0:W-0,... ,w-^給出的集合的最 大值。
在另一實施方式中，確定了給定傳播信道估計(例如，矩陣/Z的給定列) 的最大絕對值元素，并且可以將該給定信道的預縮放系數設定為最大絕對值 元素的倒數，由此確保在預縮放之后，給定傳播信道的元素小于或等于1 (例 如，小數)。可以使用單獨的尾數和指數來表示各個傳播信道估計的預縮放系 數。
在另一實施方式中，確定了各個傳播信道估計的冪(例如，矩陣/z的各
個列的模平方)，并且可以按照預縮放系數來對各個信道進行縮放，以使得各 個信道在縮放后具有基本相同的冪。因此，可以將各個傳播信道估計的預縮放系數選擇為各個傳播信道估計的冪的倒數。
在動作1104中，使用在動作1102中所確定的預縮放系數來對各個傳播
信道估計進行預縮放。隨后可以向JDA提供經過預縮放的傳播信道估計及相
應的預縮放系數。
圖12示出了根據一個實施方式的使用各傳播信道的預縮放系數來對初始 傳播信道估計進行預縮放的示例性實施方式。如對于各信道包括一列的矩陣// 1210中所示，可以由矩陣/Z的列來表示初始信道估計，并且其中矩陣//的各 個列的長度是『。因此，矩陣/Z的各個列包括『個項(例如，復數)。圖12 示出了按照預縮放系數Pi來對各初始傳播信道估計(矩陣//的各個列)進行 預縮放以構建經過預縮放的矩陣// 1250。可以按照任何合適的方式來確定各 預縮放系數，例如，如所述的使用處理(諸如圖11的流程圖中所示的方法的 動作U02所述的處理)。
應當理解的是，可以單獨地或者結合這里所述的其它技術來使用預縮放 技術。可以在與可編程DSP通信的JDA中使用預縮放，以執行諸如一個或更 多個中間處理操作的一個或更多個處理操作，但是也可以在其它類型的JDA 中使用預縮放技術。
一旦提取出了用戶數據，則在聯合檢測處理中或者在聯合檢測處理完成 時可以解釋預縮放系數的影響。在一些實施方式中，用于對在聯合檢測處理
中生成的中間結果進行縮放或移位的全部系數在聯合檢測處理完成時都可以 得到解釋。這些系數可以包括預縮放系數、如在有效編碼檢測中規定的縮放 系數和用于JDA存儲器存儲的移位值。例如，如果已經對矩陣r進行縮放， 則可以從最終輸出中移除這些縮放系數的影響(例如，來自有效編碼檢測和/ 或預縮放)。作為附加或者替代，通過以凈(net)移位值的負值來對最終輸出 進行移位可以解釋對在聯合檢測處理中生成的中間結果執行的任何移位。
由于這里所述的一個或更多個技術在這一方面并不受限制，所以可以使 用任何合適的硬件架構來實現這些技術。圖13是根據一個實施方式的JDA架
28構的框圖1300。圖13的JDA架構包括通信總線接口 1320，通信總線接口 1320 使得JDA能夠經由通信總線1321與外部組件(例如，可編程DSP)通信。JDA 可以包括有限狀態機1350，有限狀態機1350可以控制多個硬件以執行聯合檢 測算法，諸如圖6的框圖中所示的JDA算法。JDA硬件塊可以包括數據地址 生成器1303、寄存器1302、聯合檢測存儲器1304、第一乘法累加單元1306 (例如，復數乘法累加單元)、第二乘法累加單元1307 (例如，復數乘法累加 單元)和除法器單元1308。寄存器1302可以存儲設置和狀態信息，而聯合檢 測存儲器1304可以存儲在聯合檢測處理算法中所使用的數據值和參數。在該 架構中可以包括輸入復用器1314并將其設置為將輸入數據引導到第一乘法累 加單元1306、第二乘法累加單元1307或除法器單元1308。輸出復用器1316 可以被設置為將所執行運算的結果引導回聯合檢測器存儲器1304。
如圖13的架構所示，JDA可以包括可以執行不同類型運算的多條數據路 徑。圖13的框圖中所示JDA架構包括三條數據路徑，即主數據路徑、次級數 據路徑和除法單元1308數據路徑，其中，主數據路徑包括復數乘法累加單元 1306，次級數據路徑包括簡化形式的復數乘法累加單元1307。
包括乘法累加單元1306的主數據路徑可以執行諸如Siajbi+dj的運算。所 示的主數據路徑包括輸入移位寄存器1310和輸出移位寄存器1312，這些移位 寄存器可以使值乘以或除以二的冪(即，乘以2Sh'ft)。輸入移位寄存器1310 可以用于對要被加到累加器的數據輸入值dj的位進行移位，而輸出移位寄存 器1312可以用于在將累加器中得到的值的位的子集存儲在聯合檢測器存儲器 1304中之前對累加器中這些值的位(例如，在累加器的固定位位置)進行移 位。在一些實施方式中，可以將主數據路徑用于執行除計算矩陣K以外的乘 法累加運算。應當理解的是，如本領域技術人員己知的，雖然乘法累加單元 1306包括乘法器1361和加法器1362，但是復數乘法累加單元1306可以包括 四個乘法器和兩個加法器，用于計算兩個復數的相乘的實部和虛部。
包括經過簡化的復數乘法累加單元1307的次級數據路徑可以執行諸如Siaibi的運算，其中，bj是+l、 -1、十j或-j。可以在涉及矩陣/f與矩陣C的列 的巻積的矩陣r計算中執行這種運算。由于編碼矩陣C可以被限制為包括屬 于集合{+1， -i， +j， -j)的元素，所以可以使用次級數據路徑來計算矩陣F的 元素。次級數據路徑可以被設置為通過使用一個或更多個復用器1309來更優 化地執行ajbi的乘法，復用器1309可以基于bj是+l、 -1、 +_]還是-_)來選擇輸 入值ai的實部或虛部。由次級數據路徑執行的累加運算不一定包括將dj值加 到aibj的總和，也不一定包括同時對dj的輸入移位。應當理解的是，可以在次 級數據路徑中包括對累加器的結果進行運算的輸出移位寄存器，從而對輸出 進行移位。在一些實施方式中，次級數據路徑可以用于執行計算矩陣K。
除法數據路徑包括除法單元1308，并且可以用于在Cholesky分解處理中 計算1A4運算。如在本領域中已知的，除法數據路徑可以用于執行歸一化除法 處理，在歸一化除法處理中可以通過對矩陣的各元素進行移位移位值的移 位處理來對矩陣D的各對角元素進行歸一化，由此消除重復的符號位。由于 這里所述的技術在這一方面并不受限制，所以應用于全部元素的移位值可以 是相同的，以減少計算復雜度，或者可以是不同的。可以在具有更多位數(例 如，20位)的中間除法器中計算值0.5/加mwfee^^j，并且隨后可以按照尾 數(例如，作為ll位值)及指數(例如，5位值)的形式來將數量減少的這 些位保存在JDA存儲器1304中。應當理解的是，由于可以將尾數存儲在復數 的實部中而可以將指數存儲在復數的虛部中，所以針對矩陣Z)的逆元素的尾 數和指數的存儲不一定需要特定的存儲器。
根據包括尋址生成階段1360、數據提取階段1370、執行階段1380和數 據寫入階段1390的多個流水線(pipeline)階段，有限狀態機1350可以控制 硬件塊的運行。尋址階段1360可以與對數據地址生成器1303的控制相關聯。 數據提取階段1370可以與對聯合檢測存儲器1304的控制相關聯。執行狀態 1380可以與對主數據路徑、次級數據路徑或除法單元數據路徑的控制相關聯。 數據寫入階段1390可以與將來自執行階段的結果寫入到聯合檢測存儲器1304相關聯。在一個實施方式中，除了在各個聯合檢測任務計算的開始時的初始 存儲器訪問以外，在各個時鐘周期都出現存儲器訪問(不管是讀訪問還是寫 訪問)。
可以由圖13的架構在有限狀態機1350的控制下執行例如圖6的框圖中 所示的JDA處理操作。圖14示出了可以由有限狀態機1350執行控制JDA架 構的硬件塊并且執行聯合檢測處理的一個或更多個任務的處理的流程圖 1400。有限狀態機可以從構建矩陣K(動作1402)開始，其中，有限狀態機 可以控制如上所述的多個流水線階段從而計算矩陣K的元素。有限狀態機可 以繼續構建第一匹配濾波器輸出(例如，少/)，其中，有限狀態機可以按照類 似方式來控制多個流水線階段從而計算匹配濾波器輸出(動作1404)。有限狀 態機可以繼續計算矩陣r的冪和/或之前計算的匹配濾波器輸出的冪，其中， 在一些實施方式中僅需要計算一個匹配濾波器輸出的冪，其中有限狀態機可 以按照類似方式來控制多個流水線階段從而計算冪值(動作1406)。
隨后，有限狀態機可以繼續構建第二匹配濾波器輸出(例如，y力，其中， 有限狀態機可以按照類似方式來控制多個流水階段從而計算匹配濾波器輸出 y2 (動作1408)。有限狀態機還可以繼續控制與有效編碼檢測相關的動作的執 行，與有效編碼檢測相關的動作可以與其它動作(諸如構建匹配濾波器輸出 W)同時執行。
在一些實施方式中，與有效檢測相關的動作可以包括確定是否需要有效 編碼檢測。可以由設計者來提供是否需要有效編碼檢測的指示。該指示可以 包括設置參數，以指定是否應當執行或跳過有效編碼檢測。由于這些實施方 式在這一方面并不受限制，所以可以通過任何合適的手段來向JDA提供參數 設置。可以從連接到JDA的DSP提供指示有效編碼檢測是否應當被跳過的參 數設置，并且設計者可以向DSP提供該參數。有限狀態機可以基于前述參數 的值來判斷是否跳過有效編碼檢測(動作1409)。如果做出了應當跳過有效編 碼檢測的判斷，則有限狀態機可以跳過有效編碼檢測并且繼續進行處理中的
31其余動作。如果做出了不應當跳過有效編碼檢測的判斷并因此應當執行該檢 測，則有限狀態機可以進行有效編碼檢測的發起，該有效編碼檢測可以由連
接到JDA的可編程DSP來執行。通過這種方式，當DSP正在執行有效編碼 檢測時，JDA可以同時執行不使用有效編碼檢測結果的其它操作，例如構建 匹配濾波器輸出少2 (動作1408)。
有限狀態機然后可以等待有效編碼檢測的完成(動作1410)，其中，如上 所述，在一些實施方式中，可以由除JDA以外的其它組件(例如可編程DSP) 來執行有效編碼檢測。當有效編碼檢測完成時，有限狀態機可以控制對匹配 濾波器輸出少7、 j^和矩陣F的重新縮放及重新排列(動作1412)。有限狀態 機然后可以繼續Cholesky分解，其中，有限狀態機可以按照類似方式來控制 多個流水線狀態以執行分解(動作1414)。有限狀態機然后可以繼續針對c/ 值來求解線性方程」*x/=W可能涉及的計算，其中，有限狀態機可以按照類 似方式來控制多個流水線狀態以執行求解線性方程中涉及的計算(動作 1416)。有限狀態機可以繼續從解;c7中提取用戶數據(動作1418)。有限狀態 機然后可以繼續執行針對:c2值來求解線性方程J*:c2=;^可能涉及的計算，其 中，有限狀態機可以按照類似方式來控制多個流水線狀態以執行求解線性方 程涉及的計算(動作1420)。有限狀態機可以繼續從解;c2中提取用戶數據(動 作1422)。有限狀態機然后可以等待下一時隙(動作1424)，并且在接收到下 一時隙時繼續再次從動作1402開始重復該處理。還應當理解的是，在一些實 施方式中，可以在當前時隙的處理結束之前進行針對下一時隙加載數據及控 制參數(這里有時被統稱為數據)。在一些這種實施方式中，當JDA針對當前 時隙一完成加載控制參數及數據，就針對下一時隙執行加載數據及控制參數。 控制參數可以包括移位值、表示是否應當跳過有效編碼檢測的參數、信道的 長度(『)和/或編碼的數量。
可以單獨地、組合地或者以未在前述實施方式中具體討論的多種設置使 用本發明的各個方面，并且這里所述的本發明的這些方面在其應用上并不受限于在前述描述中所述或在附圖中所示的組件的細節和設置。本發明的這些 方面可以用于其它實施方式，并且可以按照各種方式實施或執行。可以結合 任何類型的網絡、簇或結構來實現本發明的各個方面。對網絡實現沒有設置 任何限制。
因此，前面的描述和附圖僅是示例。
另外，這里所使用的措辭和術語是出于說明的目的，不應當將其視為限 制。這里所使用的"包括"、"包含"、"具有"或者"涉及"及其變型意在包 含其后所列出的組件和其等同物以及附加項。
權利要求
1、一種用于在被設置為對所接收的信號執行聯合檢測的聯合檢測系統中的方法，該方法包括以下步驟(A)生成與多個傳播信道相對應的多個初始信道估計，其中所述多個初始信道估計中的每一個都包括多個值；(B)針對所述多個初始信道估計中的至少一個初始信道估計確定至少一個預縮放系數，其中，所述至少一個預縮放系數至少部分地基于所述多個初始信道估計中的至少一個初始信道估計的所述多個值中的至少一個值；以及(C)按照所述至少一個預縮放系數來對所述多個初始信道估計中的至少一個初始信道估計執行預縮放。
2、 根據權利要求1所述的方法，其中，所述至少一個預縮放系數被設置 成使得在預縮放后，所述多個初始信道估計中的所述至少一個初始信道估計 的所述多個值的最大絕對值具有與所述多個初始信道估計中的至少一個不同 的初始信道估計的所述多個值的最大絕對值相同的指數。
3、 根據權利要求1所述的方法，其中，所述至少一個預縮放系數被設置 成使得在預縮放后，所述多個初始信道估計中的所述至少一個初始信道估計 的所述多個值的最大絕對值與所述多個初始信道估計中的至少一個不同的初 始信道估計的所述多個值的最大絕對值基本相同。
4、 根據權利要求1所述的方法，其中，所述至少一個預縮放系數被設置 成使得在預縮放后，所述多個初始信道估計中的所述至少一個初始信道估計 具有與所述多個初始信道估計中的至少一個不同的初始信道估計基本相同的。
5、 根據權利要求1所述的方法，其中，步驟(B)包括以下步驟針對所述多個初始信道估計中的第一初始信道估計確定第一預縮放系 數，其中，所述第一預縮放系數至少部分地基于所述第一初始信道估計的所述多個值中的至少一個值；以及針對所述多個初始信道估計的第二初始信道估計確定第二預縮放系數， 其中，所述第二預縮放系數至少部分地基于所述第二初始信道估計的所述多 個值中的至少一個值。
6、 根據權利要求5所述的方法，其中，步驟(C)包括以下步驟按照所述第一預縮放系數來對所述第一初始信道估計執行預縮放；以及 按照所述第二預縮放系數來對所述第二初始信道估計執行預縮放， 其中，在所述預縮放后，所述第一初始信道估計的所述多個值的最大絕 對值具有與所述第二初始信道估計的所述多個值的最大絕對值相同的指數。
7、 根據權利要求1所述的方法，其中，步驟(B)包括以下步驟 針對所述多個初始信道估計中的各個不同的初始信道估計確定不同的預縮放系數，其中，各個不同的預縮放系數至少部分地基于各個不同的初始信 道估計的所述多個值中的至少一個值。
8、 根據權利要求7所述的方法，其中，步驟(C)包括以下步驟分別按照所述不同的預縮放系數來對各個不同的初始信道估計執行預縮 放，使得各個不同的初始信道估計的所述多個值的各個最大絕對值都具有相 同的指數。
9、 根據權利要求1所述的方法，其中,所述至少一個預縮放系數至少部分地基于所述多個初始信道估計中的所述至少一個初始信道估計的所述多個值 的最大絕對值。
10、 根據權利要求1所述的方法，其中，步驟(C)包括以下步驟按照所述至少一個預縮放系數來對所述多個初始信道估計中的所述至少 一個初始信道估計執行預縮放，由此構建至少一個經預縮放的初始信道估計， 其中，所述至少一個經預縮放的初始信道估計的所述多個值具有小于或者等 于1的最大絕對值。
11、 根據權利要求1所述的方法，其中，所述至少一個預縮放系數至少部分地基于所述多個初始信道估計中的所述至少一個初始信道估計的所述多 個值的最大指數。
12、 一種被設置為對所接收的信號執行聯合檢測的聯合檢測系統，該聯 合檢測系統包括可編程數字信號處理器(DSP)，其被設置為生成與多個傳播信道相對應的多個初始信道估計，其中所述多個初始信 道估計中的每一個都包括多個值；針對所述多個初始信道估計中的至少一個初始信道估計確定至少一個預 縮放系數，其中，所述至少一個預縮放系數至少部分地基于所述多個初始信道估計中的至少一個初始信道估計的所述多個值中的至少一個值；以及按照所述至少一個預縮放系數來對所述多個初始信道估計中的至少一個 初始信道估計執行預縮放。
13、 根據權利要求12所述的聯合檢測系統，其中，所述至少一個預縮放系數被設置成使得在預縮放后，所述多個初始信道估計中的所述至少一個初 始信道估計的所述多個值的最大絕對值具有與所述多個初始信道估計中的至 少一個不同的初始信道估計的所述多個值的最大絕對值相同的指數。
14、 根據權利要求12所述的聯合檢測系統，其中，所述至少一個預縮放 系數被設置成使得在預縮放后，所述多個初始信道估計中的所述至少一個初 始信道估計的所述多個值的最大絕對值與所述多個初始信道估計中的至少一 個不同的初始信道估計的所述多個值的最大絕對值基本相同。
15、 根據權利要求12所述的聯合檢測系統，其中，所述至少一個預縮放系數被設置成使得在預縮放后，所述多個初始信道估計中的所述至少一個初始信道估計具有與所述多個初始信道估計中的至少一個不同的初始信道估計 基本相同的冪。
16、 根據權利要求12所述的聯合檢測系統，該聯合檢測系統還包括聯合 檢測器加速器，該聯合檢測器加速器被設置為對所述接收信號執行所述聯合檢測中的至少一個操作，并且其中，所述可編程DSP被設置為在預縮放后將 所述多個初始信道估計發送到所述聯合檢測器加速器。
17、 根據權利要求16所述的聯合檢測系統，其中，所述聯合檢測器加速器具有定點實現方式。
18、 根據權利要求12所述的聯合檢測系統，其中，所述可編程DSP被設置為針對所述多個初始信道估計中的第一初始信道估計確定第一預縮放系 數，其中，所述第一預縮放系數至少部分地基于所述第一初始信道的所述多 個值中的至少一個值；以及針對所述多個初始信道估計中的第二初始信道估計確定第二預縮放系 數，其中，所述第二預縮放系數至少部分地基于所述第二初始信道的所述多 個值中的至少一個值。
19、 根據權利要求18所述的聯合檢測系統，其中，所述可編程DSP被設置為按照所述第一預縮放系數來對所述第一初始信道估計執行預縮放；以及 按照所述第二預縮放系數來對所述第二初始信道估計執行預縮放， 其中，在所述預縮放后，所述第一初始信道估計的所述多個值的最大絕 對值具有與所述第二初始信道估計的所述多個值的最大絕對值相同的指數。
20、 根據權利要求12所述的聯合檢測系統，其中，所述可編程DSP被設 置為針對所述多個初始信道估計中的各個不同的初始信道估計確定不同的預 縮放系數，其中，各個不同的預縮放系數至少部分地基于各個不同的初始信 道估計的所述多個值中的至少一個值。
21、 根據權利要求12所述的聯合檢測系統，其中，所述可編程DSP被設 置為分別按照所述不同的預縮放系數來對各個不同的初始信道估計執行預縮 放，使得各個不同的初始信道估計的所述多個值的各個最大絕對值都具有相 同的指數。
22、 根據權利要求12所述的聯合檢測系統，其中，所述至少一個預縮放 系數至少部分地基于所述多個初始信道估計中的所述至少一個初始信道估計 的所述多個值的最大絕對值。
23、 根據權利要求12所述的聯合檢測系統，其中，所述可編程DSP被設 置為按照所述至少一個預縮放系數來對所述多個初始信道估計的所述至少一 個初始信道估計執行預縮放，由此構建至少一個經預縮放的初始信道估計， 其中，所述至少一個經預縮放的初始信道估計的所述多個值具有小于或者等 于1的最大絕對值。
24、 根據權利要求12所述的聯合檢測系統，其中，所述至少一個預縮放 系數至少部分地基于所述多個初始信道估計的所述至少一個初始信道估計的 所述多個值的最大指數。
全文摘要
本發明提供了一種聯合檢測系統以及相關方法。該聯合檢測系統被設置為對所接收的信號執行聯合檢測。所述聯合檢測系統包括可編程數字信號處理器(DSP)，該可編程數字信號處理器被設置為生成與傳播信道相對應的初始信道估計，其中各個信道估計都包括多個值。所述可編程DSP還被設置為確定一個或更多個所述初始信道估計的一個或更多個預縮放系數。所述預縮放系數至少部分地基于一個或更多個所述初始信道估計的所述多個值中的至少一個值。所述可編程DSP還被設置為按照所述預縮放系數對所述初始信道估計執行預縮放。
文檔編號H04B1/707GK101536333SQ200780036561
公開日2009年9月16日 申請日期2007年9月27日 優先權日2006年9月29日
發明者嚴愛國, 利德溫·馬蒂諾, 托馬斯·J·小巴伯, 約翰·子軍·申, 馬可·卡西可 申請人:聯發科技股份有限公司