Vcg差分時延的處理方法及裝置制造方法
【專利摘要】本發明公開了一種VCG差分時延的處理方法及裝置。該方法包括：步驟1，在各VCG成員相應的計時器上設置各VCG成員發送容器幀的差分發送時延；步驟2，通過容器幀緩沖單元緩存各VCG成員經過映射后的容器幀，并根據各VCG成員相應的計時器上設置的差分發送時延，通過延時單元通知容器幀傳送單元各VCG成員的延時狀態，執行步驟3；步驟3，對于處于延時狀態的VCG成員，通過容器幀傳送單元構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從容器幀緩沖單元中取出相應的容器幀并進行傳送，執行步驟2。借助于本發明的技術方案，能夠減少或者消除虛級聯組差分時延，避免宿端由于差分時延超出處理能力范圍，導致解封裝失敗。
【專利說明】VCG差分時延的處理方法及裝置
【技術領域】
[0001]本發明涉及移動通訊領域,特別是涉及一種虛級聯組(Virtual ConcatenationGroup，簡稱為VCG)差分時延的處理方法及裝置。
【背景技術】
[0002]在現有技術中,VCG由多個相鄰或非相鄰的較小虛容器(Virtual Container,簡稱為VC)復用為單個較大虛容器組成，并且這些較小的虛容器在傳送過程中相互獨立，而在傳輸的終結點處將這些較小虛容器重新組合成一個相鄰帶寬。對比相鄰級聯來說，僅要求在通道開始和終結的網元處支持虛級聯功能，而對于中間歷經的網元不作要求。
[0003]正因為虛容器在傳送過程中相互獨立，導致VCG不同虛容器到達宿端的時間會有差異，不同虛容器之間在宿端產生差分時延。為了訪問相鄰的凈荷區，這些時延差必須補償并且單個的VC成員需要重新排序。
[0004]同時，對于以VC-4/VC-3為成員組成的虛級聯組，每個VC-3/VC-4有自己的通道開銷(Path OverHead，簡稱為ΡΟΗ)。其中，POH字節中的Η4作為下文中定義的虛級聯特定的序號和復幀指示，對于VC-12組成的虛級聯組，低階通道VC-12的POH字節Κ4的比特2用于在發送端和執行VC-12虛級聯信號重組的接收端之間傳送所需要的信息。VCG理論上支持的最大差分時延為512毫秒(MicroSecond,簡稱為MS)。同時，由于實際差分時延還取決于宿端的處理能力，不同宿端允許的差分時延也有很大差距。
[0005]因此，目前急需一種技術方案減少或者消除虛級聯組差分時延。
【發明內容】
[0006]本發明提供一種VCG差分時延的處理方法及裝置，以解決現有技術中虛級聯組各成員的差分時延大的問題。
[0007]本發明提供一種VCG差分時延的處理方法，包括:步驟1，在各VCG成員相應的計時器上設置各VCG成員發送容器幀的差分發送時延；步驟2，通過容器幀緩沖單元緩存各VCG成員經過映射后的容器幀，并根據各VCG成員相應的計時器上設置的差分發送時延，通過延時單元通知容器幀傳送單元各VCG成員的延時狀態，執行步驟3 ;步驟3，對于處于延時狀態的VCG成員，通過容器幀傳送單元構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從容器幀緩沖單元中取出相應的容器幀并進行傳送，執行步驟2。
[0008]優選地,差分發送時延為各VCG成員到達宿端的最小延時和最大延時之差。
[0009]優選地，差分發送時延為通過組網情況估算得到的估算差分時延值。
[0010]優選地，差分發送時延為通過測試儀測試得到的精確差分時延值。
[0011]優選地，步驟2中，根據各VCG成員相應的計時器上設置的差分發送時延，通過延時單元通知容器幀傳送單元各VCG成員的延時狀態具體包括:如果確定某個VCG成員相應的計時器上的延時計數為0，則確定該VCG成員處于非延時狀態，通過延時單元通知容器幀傳送單元該VCG成員為非延時狀態；如果確定某個VCG成員相應的計時器上的延時計數為非O，則確定該VCG成員處于延時狀態，將該VCG成員相應的計時器上的延時計數減相應延時計數后，通過延時單元通知容器巾貞傳送單元該VCG成員為延時狀態。
[0012]本發明還提供了一種VCG差分時延的處理裝置，包括:與各VCG成員對應的計時器，用于設置各VCG成員發送容器幀的差分發送時延；容器幀緩沖單元，用于緩存各VCG成員經過映射后的容器幀，調用延時單元；延時單元，用于根據各VCG成員相應的計時器上設置的差分發送時延，通過通知容器幀傳送單元各VCG成員的延時狀態，并調用容器幀傳送單元；容器幀傳送單元，用于對于處于延時狀態的VCG成員，通過構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從容器幀緩沖單元中取出相應的容器幀并進行傳送，并調用容器幀緩沖單元。
[0013]優選地，各計時器設置的差分發送時延為各VCG成員到達宿端的最小延時和最大延時之差。
[0014]優選地，各計時器設置的差分發送時延為通過組網情況估算得到的估算差分時延值。
[0015]優選地，各計時器設置的差分發送時延為通過測試儀測試得到的精確差分時延值。
[0016]優選地,延時單元具體用于:如果確定某個VCG成員相應的計時器上的延時計數為0，則確定該VCG成員處于非延時狀態，通知容器幀傳送單元該VCG成員為非延時狀態；如果確定某個VCG成員相應的計時器上的延時計數為非0，則確定該VCG成員處于延時狀態，將該VCG成員相應的計時器上的延時計數減相應延時計數后，通知容器巾貞傳送單元該VCG成員為延時狀態。
[0017]本發明有益效果如下:
[0018]通過根據各VCG成員相應的計時器上設置的差分發送時延通知容器幀傳送單元各VCG成員的延時狀態，對于處于延時狀態的VCG成員，容器幀傳送單元構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從容器幀緩沖單元中取出相應的容器幀并進行傳送，解決了現有技術中虛級聯組各成員的差分時延大的問題，能夠減少或者消除虛級聯組差分時延，避免宿端由于差分時延超出處理能力范圍，導致解封裝失敗。
【專利附圖】
【附圖說明】
[0019]圖1是本發明實施例的VCG差分時延的處理方法的流程圖；
[0020]圖2是本發明實施例的VCG差分時延的處理系統的結構示意圖；
[0021]圖3是本發明實施例在沒有引入發送延時的情況下發送側的數據流示意圖；
[0022]圖4是本發明實施例的VCG差分時延的處理方法的詳細處理的流程圖；
[0023]圖5是本發明實施例的發送延時情況下的數據流示意圖；
[0024]圖6是本發明實施例的VCG差分時延的處理裝置的結構示意圖。
【具體實施方式】
[0025]為了解決現有技術中虛級聯組各成員的差分時延大的問題，本發明提供了一種VCG差分時延的處理方法及裝置，通過引入通道延遲傳送裝置，調整VCG中各虛容器(Virtual Concatenation,簡稱為VC)成員之間的發送延時,減少或者消除虛級聯組差分時延。通過本發明實施例的技術方案，還可以解決VCG最大差分時延為512MS的限制。以下結合附圖以及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不限定本發明。
[0026]方法實施例
[0027]根據本發明的實施例，提供了一種VCG差分時延的處理方法，圖1是本發明實施例的VCG差分時延的處理方法的流程圖，如圖1所示，根據本發明實施例的VCG差分時延的處理方法包括如下處理:
[0028]步驟101，在各VCG成員相應的計時器上設置各VCG成員發送容器幀的差分發送時延；其中，差分發送時延為各VCG成員到達宿端的最小延時和最大延時之差。
[0029]優選地，在本發明實施例中，延時產生的原因主要有線路時延和網絡節點設備延時。差分發送時延可以是通過組網情況估算得到的估算差分時延值。也可以是通過測試儀測試得到的精確差分時延值。
[0030]步驟102，通過容器幀緩沖單元緩存各VCG成員經過映射后的容器幀，并根據各VCG成員相應的計時器上設置的差分發送時延，通過延時單元通知容器幀傳送單元各VCG成員的延時狀態，執行步驟103，其中，延時單元主要用于進行延時控制；
[0031]具體地，步驟102具體包括如下處理:
[0032]如果確定某個VCG成員相應的計時器上的延時計數為0，則確定該VCG成員處于非延時狀態，通過延時單元通知容器幀傳送單元該VCG成員為非延時狀態；如果確定某個VCG成員相應的計時器上的延時計數為非0，則確定該VCG成員處于延時狀態，將該VCG成員相應的計時器上的延時計數減相應延時計數后，通過延時單元通知容器巾貞傳送單元該VCG成員為延時狀態。
[0033]步驟103，對于處于延時狀態的VCG成員，通過容器幀傳送單元構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從容器幀緩沖單元中取出相應的容器幀并進行傳送，執行步驟102。
[0034]以下結合附圖，對本發明實施例的技術方案進行詳細說明。
[0035]圖2是本發明實施例的VCG差分時延的處理系統的結構示意圖，如圖2所示，VCG差分時延的處理裝置包括:幀容器緩沖單元、延時單元、以及幀容器傳送單元。各VCG成員的容器幀經過封裝、映射后，進入VCG差分時延的處理裝置，由幀容器緩沖單元緩存各VCG成員的容器幀，延時單元根據各VCG成員相應的計時器上設置的差分發送時延，通知容器幀傳送單元各VCG成員的延時狀態，幀容器傳送單元依次從幀容器緩沖單元中讀取容器幀進行傳送，當VCG成員需要延時，相應VCG成員的幀容器傳送單元傳送空閑容器幀，暫時不讀取容器幀，等延時過后再讀取。
[0036]如圖2所示，在VC映射和交叉連接之間引入通道延時發送邏輯，不會因為延時而增加其他功能邏輯的復雜度，同時沒有影響每個通道的通道開銷和凈荷的對應關系，這樣就無需為了保持通道開銷和凈荷的對應關系引入復雜處理。
[0037]圖3是本發明實施例在沒有引入發送延時的情況下發送側的數據流示意圖，如圖3所示，VCG為VC-12-3v的虛級聯組，VCG包含三個VC-12成員。在沒有引入發送延時的情況下，發送側的數據流示意圖如圖3所示。
[0038]假設成員VC_12#2到達宿端最快，它到達宿端的延時為100毫秒，成員VC_12#3到達宿端的延時為108毫秒，成員VC-12#1到達宿端的延時為116毫秒。則VCG的差分時延為16毫秒。為了消除VCG的差分時延，讓VCG的不同成員同時到達宿端，分別設置VCG三個成員的發送時延。同時，為了不引入額外的時延，設置VC-12#1發送延時為O毫秒，成員VC-12#2的發送延時為16毫秒，VC-12#3的發送延時為8毫秒。VCG成員通道共享一個容器幀緩存，緩存映射后的容器幀。VCG各成員的幀容器傳送單元依次從這個緩存中讀取容器幀進行傳送，當成員需要延時時，相應成員通道發送器傳送空閑容器幀，暫時不讀取容器幀，等延時過后再讀取。
[0039]圖4是本發明實施例的VCG差分時延的處理方法的詳細處理的流程圖，如圖4所示，包括如下處理:
[0040]步401，設置VC_12#1的延時器的延時計數為0，設置VC_12#2的延時器的延時計數為128 (16毫秒/125微秒)，VC-12#3的延時器的延時計數64 (8毫秒/125微秒)。
[0041]步驟402，容器幀緩存保存各成員通道經過映射后的容器幀。
[0042]步驟403，成員VC_12#1的延時器計數為0，通知它對應的發送器狀態為非延時狀態。成員VC-12#2和VC-12#3延時器的計數非O，延時器各自對計數進行減I處理，通知它們對應的發送器狀態為延時狀態。
[0043]步驟404，各發送器獲取延時狀態并進行判斷。
[0044]步驟405，成員VC_12#1的發送器狀態為非延時狀態，發送器從容器幀緩存里面取容器巾貞傳送。
[0045]步驟406，成員VC_12#2和成員VC_12#3的發送器狀態為延時狀態，發送器傳送空閑容器中貞。
[0046]在本發明實施例中，每個周期為125微秒，重復步驟402到步驟406。當過了 8毫秒后，成員VC-12#3延時器計數變為0，則通知發送器狀態變為非延時狀態，此時發送器開始從緩存讀取容器幀進行發送。再過8毫秒，成員VC-12#2計數器也變為0，VC-12#2的發送器狀態同樣變為非延時狀態，此時成員VC-12#3的發送器開始從緩存讀取容器幀進行發送。發送的數據流示意圖如圖5所示。
[0047]綜上所述，通過根據各VCG成員相應的計時器上設置的差分發送時延通知容器幀傳送單元各VCG成員的延時狀態，對于處于延時狀態的VCG成員，容器幀傳送單元構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從容器幀緩沖單元中取出相應的容器幀并進行傳送，解決了現有技術中虛級聯組各成員的差分時延大的問題，能夠減少或者消除虛級聯組差分時延，避免宿端由于差分時延超出處理能力范圍，導致解封裝失敗。
[0048]裝置實施例
[0049]根據本發明的實施例，提供了 一種VCG差分時延的處理裝置，圖6是本發明實施例的VCG差分時延的處理裝置的結構示意圖，如圖6所示，根據本發明實施例的VCG差分時延的處理裝置包括:計時器60、容器幀緩沖單元62、延時單元64、容器幀傳送單元66，以下對本發明實施例的各個模塊進行詳細的說明。
[0050]與各VCG成員對應的計時器60,用于設置各VCG成員發送容器巾貞的差分發送時延；其中，差分發送時延為各VCG成員到達宿端的最小延時和最大延時之差。
[0051 ] 優選地，在本發明實施例中，延時產生的原因主要有線路時延和網絡節點設備延時。差分發送時延可以是通過組網情況估算得到的估算差分時延值。也可以是通過測試儀測試得到的精確差分時延值。
[0052]容器幀緩沖單元62，用于緩存各VCG成員經過映射后的容器幀，調用延時單元64 ；
[0053]所述延時單元64，主要用于進行延時控制:根據各VCG成員相應的計時器60上設置的差分發送時延，通過通知容器幀傳送單元66各VCG成員的延時狀態，并調用所述容器中貞傳送單兀66 ；
[0054]所述延時單元64具體用于:如果確定某個VCG成員相應的計時器60上的延時計數為0，則確定該VCG成員處于非延時狀態，通知容器幀傳送單元66該VCG成員為非延時狀態；如果確定某個VCG成員相應的計時器60上的延時計數為非0，則確定該VCG成員處于延時狀態，將該VCG成員相應的計時器60上的延時計數減相應延時計數后，通知容器幀傳送單元66該VCG成員為延時狀態。
[0055]所述容器幀傳送單元66，用于對于處于延時狀態的VCG成員，通過構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從所述容器幀緩沖單元62中取出相應的容器幀并進行傳送，并調用所述容器幀緩沖單元62。
[0056]以下結合附圖，對本發明實施例的技術方案進行詳細說明。
[0057]圖2是本發明實施例的VCG差分時延的處理系統的結構示意圖，如圖2所示，VCG差分時延的處理系統中的VCG差分時延的處理裝置包括:計時器60、幀容器緩沖單元62、延時單元64、以及幀容器傳送單元66。各VCG成員的容器幀經過封裝、映射后，進入VCG差分時延的處理裝置，由幀容器緩沖單元62緩存各VCG成員的容器幀，延時單元64根據各VCG成員相應的計時器60上設置的差分發送時延，通知容器幀傳送單元66各VCG成員的延時狀態，幀容器傳送單元66依次從幀容器緩沖單元62中讀取容器幀進行傳送，當VCG成員需要延時，相應VCG成員的幀容器傳送單元66傳送空閑容器幀，暫時不讀取容器幀，等延時過后再讀取。
[0058]如圖2所示，在VC映射和交叉連接之間引入通道延時發送邏輯，不會因為延時而增加其他功能邏輯的復雜度，同時沒有影響每個通道的通道開銷和凈荷的對應關系，這樣就無需為了保持通道開銷和凈荷的對應關系引入復雜處理。
[0059]圖3是本發明實施例在沒有引入發送延時的情況下發送側的數據流示意圖，如圖3所示，VCG為VC-12-3v的虛級聯組，VCG包含三個VC-12成員。在沒有引入發送延時的情況下，發送側的數據流示意圖如圖3所示。
[0060]假設成員VC_12#2到達宿端最快，它到達宿端的延時為100毫秒，成員VC_12#3到達宿端的延時為108毫秒，成員VC-12#1到達宿端的延時為116毫秒。則VCG的差分時延為16毫秒。為了消除VCG的差分時延，讓VCG的不同成員同時到達宿端，分別設置VCG三個成員的發送時延。同時，為了不引入額外的時延，設置VC-12#1發送延時為O毫秒，成員VC-12#2的發送延時為16毫秒，VC-12#3的發送延時為8毫秒。VCG成員通道共享一個容器幀緩存，緩存映射后的容器幀。VCG各成員的幀容器傳送單元依次從這個緩存中讀取容器幀進行傳送，當成員需要延時時，相應成員通道發送器傳送空閑容器幀，暫時不讀取容器幀，等延時過后再讀取。
[0061]圖4是本發明實施例的VCG差分時延的處理方法的詳細處理的流程圖，如圖4所示，包括如下處理:[0062]步401，設置VC_12#1的計時器60的延時計數為0，設置VC_12#2的計時器60的延時計數為128 (16毫秒/125微秒)，VC-12#3的計時器60的延時計數64 (8毫秒/125微秒)。
[0063]步驟402，幀容器緩沖單元62保存各成員通道經過映射后的容器幀。
[0064]步驟403，成員VC_12#1的計時器60計數為0，延時單元64通知它對應的幀容器傳送單元66狀態為非延時狀態。成員VC-12#2和VC-12#3計時器60的計數非0，計時器60各自對計數進行減I處理，延時單元64通知它們對應的幀容器傳送單元66狀態為延時狀態。
[0065]步驟404，各幀容器傳送單元66獲取延時狀態并進行判斷。
[0066]步驟405，成員VC_12#1的幀容器傳送單元66狀態為非延時狀態，發送器從幀容器緩沖單元62里面取容器幀傳送。
[0067]步驟406，成員VC_12#2和成員VC_12#3的幀容器傳送單元66狀態為延時狀態，幀容器傳送單兀66傳送空閑容器中貞。
[0068]在本發明實施例中，每個周期為125微秒，重復步驟402到步驟406。當過了 8毫秒后，成員VC-12#3延時器計數變為0，則通知發送器狀態變為非延時狀態，此時發送器開始從緩存讀取容器幀進行發送。再過8毫秒，成員VC-12#2計數器也變為0，VC-12#2的發送器狀態同樣變為非延時狀態，此時成員VC-12#3的發送器開始從緩存讀取容器幀進行發送。發送的數據流示意圖如圖5所示。
[0069]綜上所述，通過根據各VCG成員相應的計時器60上設置的差分發送時延通知容器中貞傳送單兀66各VCG成員的延時狀態,對于處于延時狀態的VCG成員，容器巾貞傳送單兀66構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從容器幀緩沖單元62中取出相應的容器幀并進行傳送，解決了現有技術中虛級聯組各成員的差分時延大的問題，能夠減少或者消除虛級聯組差分時延，避免宿端由于差分時延超出處理能力范圍，導致解封裝失敗。
[0070]盡管為示例目的，已經公開了本發明的優選實施例，本領域的技術人員將意識到各種改進、增加和取代也是可能的，因此，本發明的范圍應當不限于上述實施例。
[0071]應當注意的是，在本發明的控制器的各個部件中，根據其要實現的功能而對其中的部件進行了邏輯劃分，但是，本發明不受限于此，可以根據需要對各個部件進行重新劃分或者組合，例如，可以將一些部件組合為單個部件，或者可以將一些部件進一步分解為更多的子部件。
[0072]本發明的各個部件實施例可以以硬件實現，或者以在一個或者多個處理器上運行的軟件模塊實現，或者以它們的組合實現。本領域的技術人員應當理解，可以在實踐中使用微處理器或者數字信號處理器(DSP )來實現根據本發明實施例的控制器中的一些或者全部部件的一些或者全部功能。本發明還可以實現為用于執行這里所描述的方法的一部分或者全部的設備或者裝置程序(例如，計算機程序和計算機程序產品)。這樣的實現本發明的程序可以存儲在計算機可讀介質上，或者可以具有一個或者多個信號的形式。這樣的信號可以從因特網網站上下載得到，或者在載體信號上提供，或者以任何其他形式提供。
[0073]應該注意的是上述實施例對本發明進行說明而不是對本發明進行限制，并且本領域技術人員在不脫離所附權利要求的范圍的情況下可設計出替換實施例。在權利要求中，不應將位于括號之間的任何參考符號構造成對權利要求的限制。單詞“包含”不排除存在未列在權利要求中的元件或步驟。位于元件之前的單詞“一”或“一個”不排除存在多個這樣的元件。本發明可以借助于包括有若干不同元件的硬件以及借助于適當編程的計算機來實現。在列舉了若干裝置的單元權利要求中，這些裝置中的若干個可以是通過同一個硬件項來具體體現。單詞第一、第二、以及第三等的使用不表示任何順序。可將這些單詞解釋為名稱。
【權利要求】
1.一種虛級聯組VCG差分時延的處理方法，其特征在于，包括: 步驟1，在各VCG成員相應的計時器上設置各VCG成員發送容器幀的差分發送時延； 步驟2，通過容器幀緩沖單元緩存各VCG成員經過映射后的容器幀，并根據各VCG成員相應的計時器上設置的差分發送時延，通過延時單元通知容器幀傳送單元各VCG成員的延時狀態，執行步驟3 ; 步驟3，對于處于延時狀態的VCG成員，通過所述容器幀傳送單元構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從所述容器幀緩沖單元中取出相應的容器幀并進行傳送，執行步驟2。
2.如權利要求1所述的方法，其特征在于，所述差分發送時延為各VCG成員到達宿端的最小延時和最大延時之差。
3.如權利要求1所述的方法，其特征在于，所述差分發送時延為通過組網情況估算得到的估算差分時延值。
4.如權利要求1所述的方法，其特征在于，所述差分發送時延為通過測試儀測試得到的精確差分時延值。
5.如權利要求1所述的方法，其特征在于，所述步驟2中，根據各VCG成員相應的計時器上設置的差分發送時延，通過延時單元通知容器幀傳送單元各VCG成員的延時狀態具體包括: 如果確定某個VCG成員相應的計時器上的延時計數為O，則確定該VCG成員處于非延時狀態,通過所述延時單元通知容器幀傳送單元該VCG成員為非延時狀態； 如果確定某個VCG成員相應的計時器上的延時計數為非O，則確定該VCG成員處于延時狀態，將該VCG成員相應的計時器上的延時計數減相應延時計數后,通過所述延時單元通知容器幀傳送單元該VCG成員為延時狀態。
6.一種虛級聯組VCG差分時延的處理裝置，其特征在于，包括: 與各VCG成員對應的計時器，用于設置各VCG成員發送容器幀的差分發送時延； 容器幀緩沖單元，用于緩存各VCG成員經過映射后的容器幀，調用延時單元； 所述延時單元，用于根據各VCG成員相應的計時器上設置的差分發送時延，通過通知容器幀傳送單元各VCG成員的延時狀態，并調用所述容器幀傳送單元； 所述容器幀傳送單元，用于對于處于延時狀態的VCG成員，通過構造空閑容器幀并進行傳送，對于處于非延時狀態的VCG成員，從所述容器幀緩沖單元中取出相應的容器幀并進行傳送，并調用所述容器幀緩沖單元。
7.如權利要求6所述的裝置，其特征在于，各計時器設置的差分發送時延為各VCG成員到達宿端的最小延時和最大延時之差。
8.如權利要求6所述的裝置，其特征在于，各計時器設置的差分發送時延為通過組網情況估算得到的估算差分時延值。
9.如權利要求6所述的裝置，其特征在于，各計時器設置的差分發送時延為通過測試儀測試得到的精確差分時延值。
10.如權利要求6所述的裝置，其特征在于，所述延時單元具體用于: 如果確定某個VCG成員相應的計時器上的延時計數為0，則確定該VCG成員處于非延時狀態，通知容器幀傳送單元該VCG成員為非延時狀態；如果確定某個VCG成員相應的計時器上的延時計數為非O，則確定該VCG成員處于延時狀態，將該VCG成員相應的計時器上的延時計數減相應延時計數后,通知容器幀傳送單元該VCG成員為延 時狀態。
【文檔編號】H04J3/16GK103546226SQ201210244554
【公開日】2014年1月29日 申請日期:2012年7月16日 優先權日:2012年7月16日
【發明者】莫裕超, 張創貞 申請人:中興通訊股份有限公司