專利名稱：便攜動態多導聯存儲式心電監護儀的制作方法
技術領域：
本實用新型與便攜式電圖監護儀器有關。
背景技術：
許多心臟病人心臟病發生的時候不在醫院，或者沒有條件進行心電圖監測，而到了醫院用心電圖機監測心電圖的時候，常常心臟又是正常的，有時很難監測到病人發病的時候心電圖，給診斷帶來很大的困難。
實用新型的內容本新型實用的目的是提供一種可以用于家庭的，便于攜帶，可實時顯示和打印心電圖的便攜式動態多導聯存儲式心電監護儀。
本新型實用是這樣實現的本實用新型的便攜動態多導聯存儲式心電監護儀，前置放大級10的輸入與心電傳感器15的輸出相連，輸出與濾波電路3的輸入相連，濾波電路3的輸出與A/D轉換器4的輸入相連，A/D轉換器4與總控制電路7相連，總控制電路7分別與緩沖存儲器38，大容量閃存6、振蕩電路14、串行數據轉換模塊8、系統日歷時鐘模塊34相連。
串行數據轉換模塊8的輸出與打印模塊或液晶顯示模塊或微機相連。
A/D轉換器4的數據輸出端與總控制器7的一個數據輸入端相連；A/D轉換器4還有一個狀態輸出端與總控制器7的一個輸入端相連；緩沖存儲器38由存儲器5和存儲器13組成，存儲器5的數據端與總控制器7的一個數據端相連，存儲器13的數據端與總控制器7的數據端相連；總控制器7的一個控制輸出端與A/D轉換器4的一個控制輸入端相連，總控制器7的一個地址輸出端和一個控制輸出端與存儲器5的地址輸入端和片選輸入端相連，總控制器7的一個地址輸出端和一個控制輸出端與存儲器13的地址輸入端和片選輸入端相連。
前置放大級10由第一、二級放大器1，2組成，第一極放大器1是運放和電阻構成的數據放大器，第二級放大器2是運放和電阻構成的同相放大器，第一級放大器1的輸出與第二級放大器2的輸入相連，濾波電路3由50Hz陷波電路35和低通濾波電路36組成，第一級放大器1的輸入端與心電傳感器1相連，第二級放大器2的輸出端與陷波電路35的輸入端相連，陷波電路35的輸出端與低通濾波電路36的輸入端相連，低通濾波電路36的輸出端與A/D轉換器4的輸入端相連。
串行數據轉換模塊8由集成塊IC6，IC7及其外圍電路和晶體振蕩器CY3組成，IC6為集成塊MAX232，IC7為集成塊AT89C2051，總控制電路7為集成塊IC4，EMP7128，IC4的數據線與IC7連接，IC7的異步串行口與IC6輸入端連接，IC6的輸出端與打印機或顯示器或微機連接，晶體振蕩器CY3與IC7連接。
A/D轉換器4為集成塊IC1，TLC1543轉換器。
兩個運算放大器A1，A2的正輸入端與心電傳感器15連接，A1，A2的輸出與運算放大器A3的輸入連接，A3的輸出與運算放大器A4的輸入連接，A4的輸出接由電容C1，C2，C3，電組和運放A5組成的陷波電路35，A5的輸出接動放A6、電容C4、C5和電阻組成的低通濾波電路36，A6的輸出接A/D轉換器4的輸入端。
存儲器5，13為RAM存儲器IDT6116L90C，大容量閃存6為K9F5608。
本實用新型結構緊湊、小巧，便于攜帶、可隨身長時間監護、而且可實時顯示，并可根據需要打印心電圖供醫生參考。
圖1是便攜動態多導聯存儲式心電監護儀的方框圖以及信號流程圖。
圖2是前置放大級10的原理圖。
圖3是濾波電路的原理圖。
圖4是串行接口模塊信號流程圖。
圖5是系統的總的電路原理圖。
具體實施方式
以下結合附圖和實施例對本新型實用作進一步的描述。
在圖中，15為傳感器及其信號輸入口，所選傳感器為心電電極，把微弱的人體心電信號轉換成傳導電流信號，由15送入到前置放大器的入口。為了提高傳感器的靈敏度和減小共模干擾，前置放大器的第一級放大器1采用數據放大器，有高得輸入阻抗，與傳感器的輸出阻抗相匹配，同時有高的共模抑制比，在100db左右，提高系統的抗共模干擾的能力。第一級放大器由運放A1、A2、A3和電阻R1、R2、R3、R4、R5、R6和R7構成數據放大器，放大倍數設得不高，在20倍左右，因為心電信號有極化電壓。第二級放大器采用同相放大器，由運放A4，電阻R8和R9組成，放大倍數在50倍左右，使得整個前置級放大級的總的放大倍數在1000倍左右，使心電信號達到需要的電平。整個前置放大級的原理圖如附圖2。
由前置放大級出來的信號17已經是被放大到足夠電平的信號，要對信號進行濾波處理。首先信號17被送到50Hz陷波器35，50Hz陷波器由運放A5，電容C1、C2和C3，電阻R10、R11、R12、R13、R14和R15組成，50Hz陷波器上下截至頻率被分別設定在45Hz和55Hz，對50Hz的信號至少有30db的衰減，使得通過50Hz陷波器后的工頻干擾已經很小，不影響心電圖形了；從50Hz陷波器出來的信號37接著被送到低通濾波器36，低通濾波器由運放A6，電容C4和C5，電阻R16和R17組成，低通濾波器的截止頻率被設定在800Hz到1kHz，使得放大器引入的高頻噪聲和人體中感應帶來較高頻率的擾信號被濾掉，從低通濾波器出來的信號18是比較干凈的信號緊接著送到A/D轉換器進行采樣，把模擬信號轉換成數字信號，用數字方式來進行存儲和處理。
A/D轉換器選用TLC1543，10位的轉換器，通過總控制器控制信號25控制TLC1543的ADDRESS引腳，使轉換率被設定在500，通過ADDRESS選擇輸入的通道，并啟動A/D轉換器的一次轉換，控制信號25的定時控制由總控制器7對振蕩電路14出來的全局時鐘信號31進行分頻得到的。振蕩電路14輸出的時鐘頻率位20MHz，由總控制器進行40000分頻而到500Hz的信號，用來控制轉換率。狀態信號26是由TLC1543的EOC輸出來的，用于通知總控制器7一次數據轉換已經完成，把數據從A/D轉換器的緩存中讀入到總控制器中進行數據格式的串并轉換再送到系統當前緩存中(存儲器5或者存儲器13)，把數據暫時存儲在系統緩存中。
系統緩存由存儲器IC2和存儲器IC3兩塊存儲器構成，因為大容量閃存IC8所需的存儲時間較A/D轉換器轉換時間長，必須利用緩存把數據暫時存儲，防止在把數據存入大容量閃存的期間丟失數據。利用兩塊緩存進行交替工作，當一塊緩存用于存儲采樣來的數據的時候，總控制器7把另一塊緩存中的數據存入大容量閃存中，并在數據存儲完畢后，清除緩存中的數據，以備下一輪存儲來自A/D轉換器的數據；當前緩存每存儲一個來自A/D轉換器的數據后由總控制器把緩存的地址信號22或者地址信號24自動加一，指向下一個存儲單元，總控制器通過輸出的地址信息得知當前緩存中已經存滿數據，就通過片選通信號21或23自動切換到另一塊緩存中；同時把存滿數據的緩存中的數據存入大容量閃存IC8中，通過總控制器把數據從緩存中通過數據信號20傳送到大容量閃存中。存儲器選擇貼片封裝的2k的RAM存儲器IDT6116L90C，兩塊相同的存儲器的地址信號和輸出使能和寫使能信號公用，而各自的片選信號由總控制器分別控制，通過各自的片選信號來選擇是哪一塊存儲器是當前系統存儲器。
有源振蕩電路14選用有源晶體振蕩器CY1，產生20MHz的全局時鐘信號31，作為全局時鐘送到總控制器IC4的全局時鐘輸入端。
大容量閃存IC8選用三星公司的32M大容量閃存K9F5608，大容量閃存具有體積小，功耗小，容量大而且保存時間長，在掉電的時候數據仍能保存等特點。總控制器IC4通過控制信號30(包括地址信號和控制信號)控制大容量閃存操作時序，數據信號27是系統緩存和大容量閃存K9F5608的數據傳輸通道。總控制器對大容量閃存的控制信號30的具體時序來自三星公司提供的大容量閃存的說明書。當需要輸出閃存中的數據的時候，先停止存儲來自A/D轉換器的數據，釋放系統緩存，由總控制器IC4通過控制信號30先把數據讀入到系統緩存中的一個中存儲器中暫存，然后通過串行接口把數據輸出，通過串行接口模塊8把電平轉換成串行傳輸電平把數據送到pc機中處理。
串行數據轉換模塊8由IC7 ATMEL公司的AT89C2051和IC6 MAX232，外圍的電容器C6、C7、C8、C9、C10和C11，晶體振蕩器CY3組成，信號流程如附圖4。總控制器IC4通過數據信號32把數據不斷的向IC7送，IC7不斷的查詢P3.7的狀態，當查詢到P3.7為低時，就把數據線上的數據讀入到IC7中，并置低IC7的P3.3腳，通知總控制器IC4數據已經讀入，可以送下一個數據了。IC7通過自帶的異步串行口就把收到的并行數據轉換成串行格式，送到IC6 MAX232進行電平轉換，轉換成標準的串行數據傳輸的電平，與串行設備進行通信。
用于實時顯示的液晶顯示模塊9選用現成的128X64的液晶顯示模塊，液晶顯示模塊與監護儀通過標準的串行口進行數據通訊，由監護儀把需要顯示的數據通過標準的串行口把數據送到液晶顯示屏顯示出來。
用于打印心電圖形的熱敏打印機模塊12選用現成的成品打印機模塊，打印機模塊提供了全部的打印驅動電路和數據處理電路。熱敏打印機通過標準串行口與監護儀相連，把需要打印的心電波形數據送到熱敏打印機打印出來。
當需要把數據送到PC機進行進一步的處理的時候，通過監護儀的標準串行口與PC機串行接口相連，就可以把數據送入PC機中。
系統日歷時鐘模塊34由IC5 X1226時鐘芯片提供，該芯片由CY2 32768Hz的晶體振蕩器提供日歷時鐘信號，在不需要總控制器干預的情況下可以自行運行，起到日歷時鐘的作用，不僅可以記錄下當前時間包括小時、分鐘和秒，還包括年、月、日星期。日歷時鐘IC5與總控制器IC4之間通過I2C總線SCL和SDA連接，當總控制器需要當前時間的時候，通過I2C總線把時間信息讀入到系統中。而且用紐扣電池作為X1226的備用電池，即使在系統掉電的時候日歷時鐘照常運行。
總控制器IC4由可編程邏輯器件構成，選用ALTER公式的EPM7128的CPLD。總控制器是整個系統的控制核心，首先由有源振蕩電路CY1提供的全局時鐘31提供給總控制器，作為系統時鐘；總控制器對系統時鐘進行40000分頻得到500Hz的采樣時鐘由信號25提供給A/D轉換器IC1，控制采用率，同時總控制器接受A/D轉換器的EOC信號，當EOC信號變高的時候表示A/D轉換器轉換完成，總控制器IC4在監測到這個信號后就由選通信號21或者23及地址信號22或者24選通當前存儲單元，并通過控制信號25從A/D轉換器IC1通過串行數據線把數據讀入到總控制器中，進行數據格式轉換后送到當前系統緩存中；總控制器IC4通過所送的地址信息22或者24得知緩存中數據以及存滿，通過選通信號21或者23實現當前系統時鐘的切換，并同時從已滿的系統緩沖中把數據通過數據信號20和數據信號27送入到大容量緩存中；總控制器與大容量的閃存的控制命令和地址接口根據閃存的說明書來確定，通過控制及地址信號30總控制器完成對大容量閃存的操作，把系統緩存中的數據存入到大容量閃存中，同時也可把閃存中的數據讀出到系統緩存中，再通過并行口把數據送到IC7中，通過IC7的P3.3和P3.7的狀態和應答信號來輔助完成總控制器IC4和IC7的數據傳輸，最后通過MAX232進行電平轉換就可以進行串行數據傳輸了；當需要實時液晶顯示或者實時打印或者向PC機傳輸的時候，只要把監護儀與之相連就可以實現數據的顯示、打印或者傳輸了；總控制器IC4通過標準的I2C總線接口與X1226通信，從X1226中通過接口信號33讀入到系統中供系統使用。
權利要求1.便攜動態多導聯存儲式心電監護儀，其特征在于前置放大級(10)的輸入與心電傳感器(15)的輸出相連，輸出與濾波電路(3)的輸入相連，濾波電路(3)的輸出與A/D轉換器(4)的輸入相連，A/D轉換器(4)與總控制電路(7)相連，總控制電路(7)分別與緩沖存儲器(38)，大容量閃存(6)、振蕩電路(14)、串行數據轉換模塊(8)、系統日歷時鐘模塊(34)相連。
2.根據權利要求1所述的監護儀，其特征在于串行數據轉換模塊(8)的輸出與打印模塊或液晶顯示模塊或微機相連。
3.根據權利要求1所述的監護儀，其特征在于A/D轉換器(4)的數據輸出端與總控制器(7)的一個數據輸入端相連；A/D轉換器(4)還有一個狀態輸出端與總控制器(7)的一個輸入端相連；緩沖存儲器(38)由存儲器(5)和存儲器(13)組成，存儲器(5)的數據端與總控制器(7)的一個數據端相連，存儲器(13)的數據端與總控制器(7)的數據端相連；總控制器(7)的一個控制輸出端與A/D轉換器(4)的一個控制輸入端相連，總控制器(7)的一個地址輸出端和一個控制輸出端與存儲器(5)的地址輸入端和片選輸入端相連，總控制器(7)的一個地址輸出端和一個控制輸出端與存儲器(13)的地址輸入端和片選輸入端相連。
4.根據權利要求1所述的監護儀，其特征在于前置放大級(10)由第一、二級放大器(1，2)組成，第一極放大器(1)是運放和電阻構成的數據放大器，第二級放大器(2)是運放和電阻構成的同相放大器，第一級放大器(1)的輸出與第二級放大器(2)的輸入相連，濾波電路(3)由50Hz陷波電路(35)和低通濾波電路(36)組成，第一級放大器(1)的輸入端與心電傳感器(15)相連，第二級放大器(2)的輸出端與陷波電路(35)的輸入端相連，陷波電路(35)的輸出端與低通濾波電路(36)的輸入端相連，低通濾波電路(36)的輸出端與A/D轉換器(4)的輸入端相連。
5.根據權利要求1所述的監護儀，其特征在于串行數據轉換模塊(8)由集成塊(IC6，IC7)及其外圍電路和晶體振蕩器CY3組成，IC6為集成塊MAX232，IC7為集成塊AT89C2051，總控制電路(7)為集成塊IC4，EMP7128，IC4的數據線與IC7連接，IC7的異步串行口與IC6輸入端連接，IC6的輸出端與打印機或顯示器或微機連接，晶體振蕩器CY3與IC7連接。
6.根據權利要求1所述的監護儀，其特征在于A/D轉換器(4)為集成塊IC1，TLC1543轉換器。
7.根據權利要求1所述的監護儀，其特征在于兩個運算放大器A1，A2的正輸入端與心電傳感器(15)連接，A1，A2的輸出與運算放大器A3的輸入連接，A3的輸出與運算放大器A4的輸入連接，A4的輸出接由電容C1，C2，C3，電組和運放A5組成的陷波電路(35)，A5的輸出接動放A6、電容C4、C5和電阻組成的低通濾波電路(36)，A6的輸出接A/D轉換器(4)的輸入端。
8.根據權利要求1所述的監護儀，其特征在于存儲器(5)，(13)為RAM存儲器IDT6116L90C，大容量閃存(6)為K9F5608。
專利摘要本實用新型為便攜動態多導聯存儲式心電監護儀，前置放大級(10)的輸入與心電傳感器(15)的輸出相連，輸出與濾波電路(3)的輸入相連，濾波電路(3)的輸出與A/D轉換器(4)的輸入相連，A/D轉換器(4)與總控制電路(7)相連，總控制電路(7)分別與緩沖存儲器(38)，大容量閃存(6)、振蕩電路(14)、串行數據轉換模塊(8)、系統日歷時鐘模塊(34)相連。
文檔編號A61B5/0432GK2696539SQ20042003445
公開日2005年5月4日 申請日期2004年4月23日 優先權日2004年4月23日
發明者呂凡, 楊筱, 周冀鴻, 彭小偉, 唐潤山, 張廷杰, 朱軾 申請人:楊筱, 呂凡, 周冀鴻, 彭小偉, 唐潤山, 張廷杰, 朱軾