專利名稱：一種基于fpga技術的十二導聯心電圖數據采集卡的制作方法
技術領域：
本發明涉及一種醫療設備，特別涉及一種十二導聯心電圖數據采集卡。
技術背景現有的十二導聯心電圖的心電數據采集和數據傳輸電路基本上通過多片 選擇器集成電路、譯碼器集成電路、計數器集成電路、單片機主控芯片、串 口通信電路，WILSON電阻網絡，右腿驅動電路，濾波電路等實現十二導聯選擇、 導聯脫落和靈敏度控制，信號濾波，采集電路和數據傳輸電路較復雜、模擬 電路成分較多。從而使十二導聯心電圖機存在體積大、功耗大，難以零成本 維護升級和不能在采集卡上實現數據采集和數據數字化處理實時同步等不 足。經檢索，采用FPGA技術實現十二導聯心電圖的心電數據采集和數據處理 傳輸技術在國內外至今未見報道。 發明內容本發明所要解決的技術問題是，針對現有技術中的上述缺陷，設計一種 利用FPGA技術實現體積小、功耗低、電路結構簡單、易于維護升級，的十 二導聯心電圖數據采集卡。本發明解決上述技術問題采用的技術方案是，設計一種基于FPGA技術的 十二導聯心電圖數據采集卡，該十二導聯心電圖數據采集卡的選擇與控制部 分(不需WILSON電阻網絡)、AD轉換部分、采樣率的控制部分、心電數據預處 理部分、靈敏度控制部分、數據存儲部分、導聯脫落控制部分、定標電路控 制部分和傳輸部分在FPGA中采用VHDL等硬件描述語言編程實現。僅有光電隔離電路、導聯脫落電路、定標電路和信號放大電路仍采用模擬電路實現。十二導聯心電圖選擇與控制部分輸入端口連接各導聯信號，設置FPGA的 輸入端口作為心電信號輸入端口，分別輸入右手電極信號、左手電極信號、 左腿電極信號、胸導聯l電極信號、胸導聯2電極信號、胸導聯3電極信號、 胸導聯4電極信號、胸導聯5電極信號和胸導聯6電極信號，采集十二導聯 心電信號，確定選通的導聯信號；總控制模塊控制A/D轉換部分對經放大處 理的導聯信號進行A/D轉換，控制靈敏度控制模塊對A/D轉換控制模塊輸出 的數字導聯信號進行靈敏度檢測，控制數據處理模塊對靈敏度檢測后的導聯 信號進行濾波處理；導聯脫落檢測部分根據導聯脫落信號判斷導聯是否脫落； 數據傳輸模塊接收上位機發送的控制指令，將經濾波處理的導聯信號傳送到 上位機。總控制模塊的控制命令指令由八位數據構成，其中定義低四位為指 令類型，高四位為其指令參數，指令類型包括靈敏度控制命令、數據處理 控制命令、定標電路控制命令、導聯脫落檢測控制命令、數據回放控制命令； 指令參數包括靈敏度等級、濾波處理類型、檢測導聯的編號、回放導聯參 數編號。采用FPGA技術設計的十二導聯心電圖數據采集卡，能夠提高采集電路的 集成度、減少采集卡體積、大大減少電阻的使用量、從而減少數據采集卡功 耗、節約成本和提高抗干擾性。在信息采集和醫學電子儀器上有著廣泛的應 用前景。
圖1為本發明十二導聯心電圖數據采集卡功能模塊結構示意圖 圖2為本發明十二導聯心電圖數據釆集卡中FPGA功能模塊圖具體實施方式
本發明基于FPGA技術設計的十二導聯心電圖數據采集卡的選擇與控制部 分、AD轉換部分、采樣率的控制部分、心電數據預處理部分、靈敏度控制部 分、數據存儲部分、導聯脫落控制部分、定標電路控制部分和傳輸部分在FPGA 中采用VHDL等硬件描述語言編程實現。僅有光電隔離電路、導聯脫落電路、 定標電路和信號放大電路仍采用模擬電路實現。以下針對附圖和具體實施例對本發明的實施作進一步具體描述。本發明基于FPGA技術設計了一種十二導聯心電圖數據采集卡，基于FPGA 實現十二導聯心電信號采集和處理，該數據采集卡包括FPGA外圍模擬電路部 分和FPGA數據采集處理兩個部分如圖1所示為本發明基于FPGA的十二導聯心電圖數據采集卡功能模塊結 構示意圖。該十二導聯心電圖數據采集卡基于FPGA采用VHDL等硬件描述語 言編程實現數據采集卡的選擇與控制、A/D轉換、采樣率控制、心電數據預處 理、靈敏度控制、數據存儲、導聯脫落檢測、定標電路控制和數據傳輸功能。 光電隔離電路、導聯脫落檢測電路、定標電路和信號放大電路在FPGA外圍采 用模擬電路實現。光電隔離電路連接在采集卡各電極信號輸入端實現浮置功能，采集卡輸 入端的每個電極端均連接光電隔離電路保證人體安全；導聯脫落檢測電路連 接導聯輸入端，對導聯信號進行檢測，導聯脫落檢測電路輸出連接FPGA輸入 端，實時監測心電圖監測儀的導聯狀態，當導聯脫落檢測電路檢測到導聯脫 落，輸出端向FPGA輸入一個高電平，送入FPGA內部的導聯脫落檢測模塊進 行判斷處理；定標電路產生定標標準信號(例如可為1MV信號)，定標電路的輸出連接A/D轉換部分，定標電路將定標標準信號送入FPGA內部的A/D轉換 部分變換為數字信號；信號放大電路對選擇與控制部分選通輸出的心電導聯 信號進行放大，接收選擇與控制部分所選通導聯送來的微弱的心電信號，將 其放大20到100倍后送入FPGA內部的A/D轉換控制模塊。本數據采集卡的核心部分基于FPGA采用硬件描述語言實現數據心電圖選 擇與控制、A/D轉換、心電數據預處理、靈敏度控制、數據存儲、導聯脫落檢 測和數據傳輸等主要功能。如圖2所示為基于FPGA的數據采集處理部分功能 模塊框圖。下面結合附圖具體描述各模塊實現的功能和具體實施方式
。(1)十二導聯心電圖選擇與控制模塊不需WILSON電阻網絡，設置FPGA 的9個輸入端口(如分別為R、 L、 F、 VI、 V2、 V3、 V4、 V5和V6)作為導聯信 號輸入端，分別與十二導聯心電圖監測儀的9個電極電連接(即包括右手電 極R、左手電極U左腿電極F、胸導聯1電極V1、胸導聯2電極V2、胸導聯 3電極V3、胸導聯4電極V4、胸導聯5電極V5和胸導聯6電極V6)，選擇與 控制模塊采集十二導聯心電信號；設置FPGA的7個端口作為選通輸出端口， 7個選通輸出端口分別連接1、 1、 2、 2， 3、 3和3個單位的電阻(如l個單 位可定義為10000歐姆)，端口分別設為Ol、 02、 03、 04、 05、 06和07，其 中端口 01電阻的另一端與放大電路信號輸入端正極連接，其他六個端口電阻 的另一端合并一起再與放大電路輸入端負極連接；設置FPGA的4個輸入端口 作為導聯選通信號輸入端，總控制模塊根據采集的十二導聯心電信號確定導 聯選通信號，根據預先確定的邏輯規則確定選通的導聯信號。選通按下述邏 輯進行當為I導聯時，L和01選通，R與02選通；當為II導聯時，F和 01選通，R與02選通；當為III導聯時，F和01選通，L與02選通；當為aVR導聯時，R和01選通，L和F分別與03、 04選通；當為aVL導聯時，L 和01選通，R和F分別與03、 04選通；當為aVF導聯時，F和01選通，R 和L分別與03、 04選通；當為V1導聯時，Vl和01選通，R、 L和F分別與 05、 06和07選通；當為V2導聯時，V2和01選通，R、 L和F分別與05、 06和07選通；當為V3導聯時，V3和01選通，R、 L和F分別與05、 06和 07選通；當為V4導聯時，V4和01選通，R、 L和F分別與05、 06和07選 通；當為V5導聯時，V5和01選通，R、 L和F分別與05、 06和07選通； 當為V6導聯時，V6和01選通，R、 L和F分別與05、 06和07選通。(2) A/D轉換控制模塊對從FPGA外部放大電路送來的模擬心電導聯信 號進行A/D轉換，變換成數字心電信號，并將其送入靈敏度控制部分。該模 塊根據總控制模塊輸出的A/D轉換啟動信號(ADCSTART)或重置信號(ADCRESET) 等指令啟動心電圖數據采集卡的模數轉換或初始化，同時把A/D轉換結果(ADCRESULT)通過多位輸出端口送往靈敏度控制模塊，靈敏度控制模塊對其 進行靈敏度檢測，輸出一控制信號(DATAVALID)送回總控制模塊，總控制模 塊控制數據處理模塊、數據傳輸模塊和數據存儲模塊同步工作，保證數據采 集、存儲、處理和傳輸的實時同步。(3) 總控制模塊該模塊通過FPGA的一位端口接受外圍初始化功能控制 鍵(即復位按鈕)輸入的復位信號或串口傳過來的初始化命令，對總控制模 塊進行初始化，且同時通過FPGA的一個端口輸出初始化控制信號驅動A/D轉 換控制模塊、數據傳輸模塊、靈敏度控制模塊、數據處理模塊和數據存儲模 塊等同步初始化；產生輸出信號(ADCSTART)或重置信號(ADCRESET)驅動A/D轉換控制模塊執行模數轉換或初始化；產生控制命令，控制A/D轉換部分對經放大處理的導聯信號進行A/D轉換，控制靈敏度控制模塊對A/D轉換控制 模塊輸出的數字信號進行靈敏度檢測，控制數據處理模塊對靈敏度檢測后的 導聯信號進行濾波處理；控制命令指令可由八位數據構成，其中定義低四位 為指令類型，高四位為其指令參數，例如，可定義低四位為"1100"時，表 示靈敏度控制命令，靈敏度控制接收到該命令，對心電數據進行靈敏度檢測， 其高四位參數意義分別表示靈敏度等級系數，如"0001"表示靈敏度等級系 數為"1"， "0010"表示靈敏度等級系數為"2"，為"0100"表示靈敏度等級 系數為"4"，為"1010"表示靈敏度等級系數為"1/2"，為"1100"表示靈 敏度等級系數為"1/4";定義低四位為"0100"時，表示數據處理控制命令， 數據處理模塊根據該命令對靈敏度控制模塊輸出的心電數據進行濾波處理， 其高四位參數定義表示濾波處理類型，如"0001"表示處理類型為50HZ濾 波處理，為"0100"表示處理類型為基線漂移濾波處理等；定義低四位為"1001" 時，表示定標電路控制命令，定標電路控制模塊根據該命令控制外圍定標電 路的開啟和關閉，其高四位參數保留不用；定義低四位為"1010"時，表示 導聯脫落檢測控制命令，導聯脫落檢測模塊根據脫落檢測控制命令檢測判斷 導聯是否脫落，其高四位參數的數值大小作為檢測導聯的編號；定義低四位 為"0100"時，表示數據回放控制命令，其高四位參數表示為回放導聯參數 編號。總控制模塊控制數據存儲模塊讀取數據，通過FPGA的相應端口輸出上 述控制命令分別控制外圍定標電路模塊、數據傳輸模塊、靈敏度控制模塊、 數據處理模塊和數據存儲模塊工作。(4)靈敏度控制模塊對A/D轉換控制模塊輸出的數字導聯信號進行靈敏度檢測，靈敏度檢測模塊接收總控制模塊發來的靈敏度控制指令，該指令由八位數據構成，其中低四位為指令數據，高四位為靈敏度系數，(如高四位為"0001"表示靈敏度系數為"1"， "0010"表示靈敏度系數為"2"，為"0100" 表示靈敏度系數為"4"，為"1010"表示靈敏度系數為"1/2",為"1100" 表示靈敏度系數為"1/4"等等)。靈敏度控制模塊接收到A/D轉換控制模塊 輸出的數字導聯信號，根據控制指令的命令將其與靈敏度系數相乘后，并傳 輸至數據處理模塊和數據存儲模塊進行處理存儲。(5) 數據處理模塊對經靈敏度控制模塊進行靈敏度檢測的心電導聯信 號進行濾波處理。該模塊根據總控制模塊發送的數據處理指令對靈敏度控制 模塊輸出的心電數據進行濾波處理。數據處理指令包括八位數據，其中低四 位為數據處理控制命令，高四位為數據處理類型。例如高四位為"0001"表 示處理類型為50HZ濾波處理，為"0100"表示處理類型為基線漂移濾波處理 等。根據數據處理指令中數據處理類型，數據處理模塊對心電導聯信號進行 不同的濾波處理。例如可構建一個與濾波系數個數同長度的先入先出數據 緩沖區(FIFO)隊列，心電數據依次從該緩沖區中通過，當每從靈敏度控制 模塊輸出一個新數據至數據處理模塊的數據緩沖區，處于數據緩沖區內的心 電數據就與相應濾波系數相乘，得出一個經濾波處理的心電數據，處理完成 后，將其傳送至數據傳輸模塊。(6) 數據存儲模塊根據總控制模塊發來的讀寫指令要求，控制導聯信 號在FPGA與外圍存儲器間的傳遞，將靈敏度控制模塊處理輸出的導聯數據存 入外圍存儲器，或把外圍存儲器中的心電導聯信號數據讀出傳送給數據處理 模塊進行數據濾波處理。該模塊設有三個專門端口分別與FPGA外圍存儲器數 據端口，控制端口和地址端口相連，另外設置一個端口作為數據傳輸端口，用于接收來自FPGA內部靈敏度控制模塊送來的心電數據或把外圍存儲器內的 數據傳送給數據處理模塊。存儲數據時用硬件描述語言編程實現，先將外圍 存儲器集成電路控制引腳設為寫狀態，當接收到總控制模塊發來的寫指令， 地址數據增1，通過外圍存儲器集成電路地址引腳把該地址數據存放在存儲器 集成電路地址總線上，將靈敏度控制模塊輸出的心電數據通過外圍存儲器集 成電路數據總線存儲到外圍存儲器中；讀取數據時用硬件描述語言編程實現將外圍存儲器集成電路有關控制引腳設為讀狀態，當收到讀指令時，地址數 據增1，通過外圍存儲器集成電路地址引腳把該地址數據放在存儲器集成電路 地址總線上，通過數據總線將靈敏度控制模塊輸出的心電導聯數據傳送到數 據處理模塊。(7) 數據傳輸模塊數據傳輸模塊通過串行端口將上位機發送的指令傳 送到總控制模塊，將數據處理模塊完成處理的心電導聯數據送到上位機進行處理。該模塊把從數據處理模塊傳過來的數據從串行發送端口 (設為TXD)發 送到上位機如PC機。通過串行接收端口 (設為RXD)把上位機發來的指令數 據傳送給FPGA內部的總控制模塊供其處理。(8) 時鐘發生模塊:利用硬件描述語言編程產生多個時鐘信號，比如48M、 1M， 1K， 500赫茲，200赫茲等時鐘信號，為A/D轉換控制模塊、總控制模塊、 數據傳輸模塊、靈敏度控制模塊、數據處理模塊和數據存儲模塊提供基準時 鐘信號，保證數據采集卡內各模塊以及與心電監測儀的時鐘同步。(9) 導聯脫落檢測模塊根據總控制模塊的導聯檢測命令檢測判斷導聯 是否脫落。當導聯脫落檢測電路檢測到導聯脫落，產生一個高電平，輸入FPGA 的導聯脫落檢測輸入端，導聯脫落檢測模塊根據接收到導聯脫落檢測電路輸出的電平信號高低，判斷導聯是否脫落(若是高電平則導聯脫落，否則不脫落)，當導聯脫落，控制FPGA外圍發光二極管顯示報警。(10)定標電路控制模塊控制外圍定標電路的開啟和關閉。根據總控 制模塊送來的定標命令,通過一個端口向FPGA外圍輸出一個高電平，開啟FPGA 外圍定標電路，維持高電平時間為預定時間(如0.5秒)后轉換輸出一個低 電平關閉FPGA外圍定標電路。該發明的硬件描述語言編程載體FPGA可選用ACTEL的AFS600等芯片， 該十二導聯心電圖數據采集卡除光電隔離、導聯脫落、定標電路部分和信號 放大部分在FPGA外由各集成電路實現，其余處理電路均可以通過硬件描述語 言由FPGA控制實現。這樣能提高數據采集卡的集成度、大大減少分離元器件 使用量、減少其體積、從而減少功耗、節約成本和提高可維護性和抗干擾性。本發明可用其他的不違背本發明的精神或主要特征的具體形式來概述， 本發明的上述實施方案都只能認為是對本發明的說明而不能限制本發明，在 與本發明的權利要求書相當的含義和范圍內的任何改變，都應認為是包括在 權利要求書的范圍內。因此，本發明以權利要求書的保護范圍為準。
權利要求
1. 一種十二導聯心電圖數據采集卡，其特征在于，由FPGA通過硬件描述語言實現數據采集卡的十二導聯心電圖選擇與控制、A/D轉換、采樣率控制、心電數據處理、靈敏度控制、數據存儲、導聯脫落檢測、定標電路控制和數據傳輸，十二導聯心電圖選擇與控制部分輸入端口分別連接十二導聯電極，采集十二導聯心電信號，確定選通的導聯信號，選通輸出端口與放大電路輸入端連接；總控制模塊根據十二導聯心電信號確定導聯選通信號，根據預先確定的邏輯規則確定選通的導聯信號，并發送控制命令控制A/D轉換部分對經放大處理的導聯信號進行A/D轉換，控制定標電路控制模塊啟動和關閉標準毫伏電壓輸出，控制靈敏度控制模塊對A/D轉換控制模塊輸出的數字導聯信號進行靈敏度檢測，控制數據處理模塊對靈敏度檢測后的導聯信號進行濾波處理，控制數據存儲模塊對導聯信號進行存取處理；導聯脫落檢測部分根據導聯脫落信號判斷導聯是否脫落；數據傳輸模塊接收上位機發送的控制指令并傳送給總控制模塊，或將心電導聯數據送到上位機。
2. 根據權利要求1所述的十二導聯心電圖數據采集卡，其特征在于，總 控制模塊的控制命令指令由八位數據構成，其中低四位為指令類型，高四位 為其指令參數，指令類型包括靈敏度控制命令、數據處理控制命令、定標 電路控制命令、導聯脫落檢測控制命令、數據回放控制命令；指令參數包括: 靈敏度等級、濾波處理類型、檢測導聯的編號、回放導聯參數編號。
3. 根據權利要求l所述的十二導聯心電圖數據采集卡，其特征在于， 十二導聯心電圖選擇與控制部分設置FPGA的輸入端口作為導聯信號輸入端， 分別輸入右手電極信號R、左手電極信號L、左腿電極信號F、胸導聯l電極信號VI、胸導聯2電極信號V2、胸導聯3電極信號V3、胸導聯4電極信號 V4、胸導聯5電極信號V5和胸導聯6電極信號V6;選通輸出端口分別通過1、 1、 2、 2， 3、 3和3個單位的電阻連接放大電路信號輸入端正極或負極。
全文摘要
本發明請求保護一種十二導聯心電圖數據采集卡，涉及一種醫療設備。本心電圖數據采集卡由FPGA采用VHDL等硬件描述語言編程實現十二導聯心電圖采集的選擇與控制、A/D轉換、采樣率的控制、心電數據濾波處理、靈敏度控制、數據存儲和傳輸。總控制模塊控制靈敏度控制模塊對A/D轉換控制模塊輸出的導聯信號進行靈敏度檢測，控制數據處理模塊對靈敏度檢測后的導聯信號進行濾波處理；導聯脫落檢測部分根據導聯脫落信號判斷導聯是否脫落；數據傳輸模塊接收上位機發送的控制指令，將經濾波處理的導聯信號傳送到上位機。本數據采集卡提高電路的集成度、大大減少電阻的使用量、減少其體積、從而大大減少功耗、節約成本和提高抗干擾性。
文檔編號A61B5/0428GK101268937SQ20081006964
公開日2008年9月24日 申請日期2008年5月8日 優先權日2008年5月8日
發明者敏 向, 呂霞付, 梅 夏, 尹紅梅, 曾垂省, 建 王, 趙志強, 魏進民 申請人:重慶郵電大學