顯示裝置及顯示裝置的驅動方法

專利名稱：顯示裝置及顯示裝置的驅動方法
技術領域：
本發明涉及例如采用有機電激發光組件等作為各像素的顯示組件的顯示裝置的殘影控制。
背景技術：
眾所周知，作為各像素的顯示組件的有采用電流驅動型的發光組件的有機電激發光組件的顯示裝置，尤其是對于在各像素具有晶體管(薄膜晶體管TFT)的所謂的主動矩陣型顯示裝置的開發，正在積極地進行，該晶體管用于對每個像素，個別地將各像素中所設置的有機電激發光組件加以驅動。
在這種主動矩陣型顯示裝置中，在水平掃描方向(行(row)方向)設置柵極線GL，在豎直掃描方向(列(column)方向)設置數據線DL及電源線PL，借此來定義像素。關于各像素的等效電路，眾所周知的有圖9所示的，也即，各像素具備由n通道型TFT構成的選擇晶體管Ts、保持電容Cs、p通道的組件驅動晶體管Td以及有機電激發光組件EL。選擇晶體管Ts，其漏極連接于數據線DL，數據線DL將數據電壓供應至排列在豎直掃描方向的各像素，其柵極連接于柵極線GL，柵極線GL將排列在水平掃描方向的像素加以選擇，其源極連接于組件驅動晶體管Td的柵極。
此外，組件驅動晶體管Td是p通道型TFT，其源極連接于電源線PL，漏極則連接于有機電激發光組件EL的陽極。此有機電激發光組件EL的陰極形成為各像素共通，并連接于陰極電源CV。此外，在組件驅動晶體管Td的柵極與選擇晶體管Ts的源極之間連接有保持電容Cs之一邊的電極，此保持電容Cs的另一邊的電極連接于例如接地之一定電壓的電源。
在這種電路中，當柵極線GL成為H電平時，則選擇晶體管Ts成為導通，數據線DL的數據電壓經由選擇晶體管Ts而供應至組件驅動晶體管Td的柵極，而在保持電容Cs保持有對應數據電壓的電壓。借此，組件驅動晶體管Td流通對應該柵極電壓(保持電容Cs所保持的電壓)的驅動電流，即使柵極線GL成為L電平，組件驅動晶體管Td也會對應保持電容Cs所保持的電壓，將來自于驅動電源PVDD所連接的電源線PL的驅動電流供應至有機電激發光組件EL，使有機電激發光組件EL以對應該驅動電流的強度來發光。
關于與本發明相關的文獻，例如有下列專利文獻1及專利文獻2。
“專利文獻1”日本特開平11-24604號“專利文獻2”日本特開2003-150127號發明內容(發明所欲解決的課題)上述有機電激發光組件，其具有極為優良的對電流的供應及停止的響應性，基本上雖不容易產生殘影，但是在采用上述的像素電路的顯示裝置中，乃存在著產生殘影、且導致顯示質量惡化的問題。此可推測為起因在p通道型的組件驅動晶體管的遲滯的緣故。也即，組件驅動晶體管對應保持于保持電容且供應至柵極的數據電壓，在幾乎1個圖框期間流通來自電源PVDD的驅動電流，而因下一個數據電壓寫入于保持電容Cs，以致在下1個圖框期間，流通對應新的數據電壓的驅動電流。如此，在1個圖框期間，組件驅動晶體管Td持續流通同一電流，因此該狀態被加以記憶，而即使在供應有下一個數據電壓的情況下，也殘留有上一次所寫入的數據電壓的影響。此現象在數據電壓為中間電平時變得顯著，此外，在將數據電壓的變化較大的動畫加以顯示時，尤其會形成問題。
關于產生此殘像的詳細機制尚未完全清楚，但是該原因可推測為，組件驅動晶體管的信道中所流通的載流子(空穴)在柵極絕緣膜中被收集，而由于此載流子使組件驅動晶體管的臨限值電壓產生變動等。(用以解決課題的手段)相對于此，本發明可將殘影加以改善。
本發明為一種顯示裝置，其具備配置成為矩陣狀的多個像素，上述多個像素的每一個具備被驅動組件；選擇晶體管，其對應從向水平掃描方向延伸存在的選擇線所輸出的選擇信號，從向豎直掃描方向延伸存在的數據線擷取數據信號；保持電容，其具有第1電極與第2電極，并將供應至上述第1電極的來自于上述選擇晶體管的數據信號，作為對從電容線供應至上述第2電極的電壓而加以保持；及組件驅動晶體管，其柵極連接于上述保持電容的上述第1電極，并從電源將對應該保持電容所保持的數據電壓的電力供應至上述被驅動組件；上述選擇線，其以各自向水平掃描方向延伸存在的方式而設置有多條；豎直方向驅動部具有豎直傳送緩存器，其具有將表示1個豎直掃描期間的開始時序的豎直起始信號加以擷取，并依序傳送的多段的緩存器；選擇信號制作部，其制作供應至上述選擇線的選擇信號；及電容控制信號制作部，其制作供應至上述電容線的電容控制信號。該選擇信號制作部根據上述豎直起始信號，制作用于依序供應至上述選擇線的互為偏移1個水平掃描期間的時序的上述選擇信號；上述電容控制信號制作部，其根據來自于上述豎直傳送緩存器的各段緩存器的對應在上述豎直起始信號的輸出，制作上述電容控制信號；該電容控制信號具有，第1電壓電平狀態，其將對應上述數據信號的電壓經由上述電容線而保持于上述保持電容，并對應上述所保持的電壓，使上述組件驅動晶體管進行動作；及第2電壓電平狀態，其對所對應的上述組件驅動晶體管進行非導通控制。
本發明的其它態樣為，在上述顯示裝置中，上述電容線以每行各自在水平掃描方向延伸存在的方式而設置；從上述豎直方向驅動部依序以互為偏移1個水平掃描期間后的時序，將上述電容控制信號輸出至該電容線。
本發明的其它態樣為，在上述顯示裝置中，上述豎直方向驅動部的上述豎直傳送緩存器對應豎直傳送頻率信號，在每1個水平期間，將上述豎直起始信號傳送至下一段的緩存器；上述選擇信號制作部及上述電容控制信號制作部，其根據上述豎直傳送緩存器的各段輸出的時序的不同，制作用于供應至所對應的選擇線的上述選擇信號，以及用于供應至上述電容線的上述電容控制信號。
本發明的其它態樣為，在上述顯示裝置中，上述豎直方向驅動部根據上述豎直起始信號的開始指示電平的持續期間，而將上述電容控制信號的對上述組件驅動晶體管進行非導通控制的第2電壓電平的持續期間加以決定。
本發明的其它態樣為，在上述顯示裝置中，上述豎直方向驅動部的至少上述豎直傳送緩存器、上述選擇信號制作部及上述電容控制信號制作部，形成在形成有上述多個像素的基板上的上述顯示部的周邊位置。
本發明的其它態樣為，在上述顯示裝置中，上述選擇信號制作部及上述電容控制信號制作部，其具備采用上述豎直傳送緩存器的所對應的段的緩存器的輸出與該緩存器所鄰接的緩存器的輸出之間之差來進行邏輯運算的邏輯運算部，而將上述選擇信號及上述電容控制信號加以制作。
本發明的其它態樣為，在上述顯示裝置中，上述電容控制信號制作部，其將上述豎直傳送緩存器的所對應的段的緩存器的輸出加以反轉而制作上述電容控制信號；上述選擇信號制作部，其根據上述豎直傳送緩存器的所對應的段的緩存器的輸出、以及該緩存器所鄰接的段的緩存器的輸出的反轉信號，而制作上述選擇信號。
本發明的其它態樣為一種顯示裝置的驅動方法，其具備配置為n行m列的矩陣狀的多個像素；在水平掃描方向，在每1行形成有選擇線及電容線，在豎直掃描方向，形成有在每1列所形成的數據線；上述多個像素的每一個具備被驅動組件；選擇晶體管，其柵極連接于上述選擇線，第1導電區域連接于上述數據線，并對應從上述選擇線所輸出的選擇信號，從該數據線擷取數據信號；組件驅動晶體管，其柵極連接于上述選擇晶體管的第2導電區域，并將從電源供應至上述被驅動組件的電力加以控制；及保持電容，其具有第1電極與第2電極，上述第1電極連接于上述選擇晶體管的上述第2導電區域以及上述組件驅動晶體管的柵極，上述第2電極連接于上述電容線，并將經由上述選擇晶體管而供應至上述第1電極的數據信號作為與從上述電容線供應至上述第2電極的電容控制信號之間的電位差而加以保持。之后，將選擇信號輸出至第n行的上述選擇線，對第n行的各像素的上述選擇晶體管進行導通控制，將對應數據信號的電壓寫入于上述保持電容，并且將輸出至第n行的上述電容線的電容控制信號的電位設定為可對應經由上述選擇晶體管所供應的數據信號而使上述組件驅動晶體管進行導通動作的第1電壓電平；在對應表示1個豎直掃描期間的開始時序的豎直起始信號的開始指示電平的持續期間，將上述第1電壓電平加以維持之后；在上述第n行的上述選擇線為非選擇狀態、且至下一次的1個豎直掃描期間的開始為止之間，變更為，經由上述電容線而對上述組件驅動晶體管進行非導通控制的第2電壓電平對上述組件驅動晶體管及上述被驅動組件進行非導通控制。
(發明的效果)如上所述，根據本發明，用于將輸出至各行的像素的選擇信號加以形成的豎直掃描方向(矩陣的列方向)驅動部的電容控制信號制作部，其根據表示1個豎直掃描期間的開始時序的豎直起始信號，將可對所對應的像素的組件驅動晶體管進行強制性非導通控制的電位周期性地輸出至各像素的保持電容所連接的電容線。豎直掃描方向驅動部，其可利用豎直起始信號將選擇信號加以制作，并同樣可利用豎直起始信號制作電容控制信號，借此，可通過簡易的構成來制作出電容控制信號。
此外，該豎直掃描方向驅動部可輸出選擇信號，該選擇信號以互為偏移1個水平掃描期間后的時序，依序在每1行將配置為矩陣狀的像素加以選擇，因此，電容控制信號制作部可利用與選擇信號制作部為共通的構成及共通的信號來制作出電容控制信號，因此可在每1行對電容線進行控制。再者，通過制作每行的電容控制信號，可按各行控制組件驅動晶體管的非導通控制期間，即使在矩陣的任一個行位置，均可僅在相同期間使組件驅動晶體管成為非導通，因而可確實的改善殘影。
此外，可將在每1個水平掃描期間將豎直起始信號加以傳送的豎直傳送緩存器的每一個緩存器的輸出加以利用，來制作出電容控制信號，借此，可將豎直起始信號(V起始信號)的開始指示電平的持續期間(V起始信號的脈沖寬度)加以調整，因此，可將所對應的行的組件驅動晶體管的非導通控制期間加以調整。
此外，在豎直掃描方向驅動部內設置有用于制作電容控制信號的制作部，借此，此電容控制信號制作部可在簡易的構成下、且與控制信號制作部及豎直傳送緩存器等，一同內置于與形成有顯示部的基板為相同的基板上而形成，因此不用增加顯示裝置的外部驅動IC等的連接端子，可在每1行對電容線進行控制，使組件驅動晶體管成為非導通，從而消除殘影。


圖1顯示本發明的實施形態的發光顯示裝置的概略等效電路的說明圖。
圖2顯示實施形態1的V驅動器的電路構成之一例的附圖。
圖3顯示圖2的構成之一部分的放大附圖。
圖4顯示圖2的電路構成的動作的時序圖。
圖5顯示實施形態2的V驅動器的電路構成之一例的附圖。
圖6顯示圖5的電路構成的動作的時序圖。
圖7顯示用于說明使圖5的電路構成達到一般化后的邏輯電路構成的附圖。
圖8顯示圖7的電路構成的動作的時序圖。
圖9顯示習知的發光顯示裝置的1個像素的等效電路的附圖。
主要組件符號說明10選擇線12電容線14數據線16電源線100 顯示部110 面板基板200 驅動器(周邊驅動電路)210 H驅動器 220 V驅動器222 豎直傳送緩存器224 傳送控制閘228 邏輯控制閘230 信號產生邏輯部232 邏輯「及」電路234 選擇線用NOR電路236、250、264、266、270反相器240 電容線用NOR電路 260 選擇線用NOR電路262 NOR電路280 選擇信號用邏輯「及」電路CKH 水平頻率 CKV 豎直頻率
Cs 保持電容CSV傳送方向控制信號CV 陰極電源DL 數據線EL 有機電激發光組件ENB使能信號GL 柵極線 GL1至GLk選擇信號in 輸入端子L/S 具有反轉功能的電平移位器out 輸出端子PL 電源線PVDD驅動電源SC1至SCk電容控制信號STH H起始信號 STVV起始信號Td、Tr2組件驅動晶體管 Ts、Tr1選擇晶體管Vg 柵極電壓Vsc1 第1電壓電平Vsc2第2電壓電平 VSR、VSR1至VSRk緩存器VSRd1、VSRd2虛擬像素用緩存器XENB反轉使能信號具體實施方式
以下參照附圖，說明本發明的實施形態。
(實施形態1)在本實施形態中，顯示裝置具體而言為主動矩陣型的有機電激發光顯示裝置，在玻璃等的面板基板110上，配置有矩陣狀的多個像素。圖1顯示此實施形態的主動矩陣型顯示裝置的等效電路的附圖。在此面板基板110的矩陣的水平掃描(行)方向上形成有，依序輸出有選擇信號的柵極線(選擇線)10(GL)，在豎直掃描(列)方向設置有，輸出數據信號的數據線14(DL)，及用于將動作電源(PVDD)供應至被驅動組件的有機電激發光組件的電源線16(PL)。
各像素設置在大致由這些線所定義的區域，關于各像素的電路構成，具有作為被驅動組件的有機電激發光組件、由n信道的TFT所構成的選擇晶體管Tr1、保持電容Cs，以及由p通道的TFT所構成的組件驅動晶體管Tr2。
選擇晶體管Tr1，其漏極連接于將數據電壓供應至排列在豎直掃描方向的各像素的數據線14，該柵極連接于用以選擇排列在1個水平掃描方向的像素的柵極線10，其源極連接于組件驅動晶體管Tr2的柵極。
組件驅動晶體管Tr2，其源極連接于電源線16，漏極連接于有機電激發光組件EL的陽極。此外，有機電激發光組件EL的陰極形成為各像素共通，并連接于陰極電源CV。
此外，在組件驅動晶體管Tr2的柵極與選擇晶體管Tr1的源極之間，連接有保持電容Cs的第1電極，此保持電容Cs的第2電極連接于電容線12(SC)。電容線12形成在與選擇線10平行而延伸在行方向上，并如后所述，為了改善各像素的殘影，供應有電壓產生周期性變動的電容控制信號。
上述，選擇晶體管Tr1及組件驅動晶體管Tr2均在主動層采用，例如以雷射回火等進行多結晶化的多晶硅等的結晶硅，并且由各自摻雜有n導電型及p導電型作為雜質的n信道型及p通道型的薄膜晶體管(TFT)所構成。
在采用上述的結晶硅為主動層的TFT作為像素電路的晶體管時，此結晶硅TFT不僅可用于各像素電路，也可采用為用于依序選擇并控制各像素的周邊驅動電路的電路組件。因此，在本實施形態中，在形成有顯示部100的面板基板110中，與像素電路用晶體管的制造的同時，更在顯示部100的外側形成與像素電路為相同的結晶硅TFT，并內置周邊驅動電路200。此外，在顯示部100將上述構成的多個像素配置為矩陣狀。
驅動部200將用于驅動顯示部100的各像素的各種控制信號予以輸出。驅動部200具有H驅動器(水平方向驅動電路)210及V驅動器(豎直方向驅動電路)220，H驅動器210將對應的數據信號輸出至矩陣的朝向列方向延伸的多條數據線14。V驅動器220具備制作在每1個水平掃描(1H)期間使第1 Tr1成為導通的選擇信號，并依序輸出至矩陣的朝向行方向延伸的多條選擇線10的選擇信號制作部(選擇輸出部)，以及制作使電容線12的電位周期性的改變的保持電容控制信號并輸出的電容控制信號制作部(電容控制輸出部)。
接下來具體說明圖1的構成的驅動方法。在每一個像素電路中，當選擇線10所輸出的選擇信號成為H電平時，則選擇晶體管Tr1成為導通，并將對應數據線14的數據信號的數據電壓經由選擇晶體管Tr1的漏極-源極之間，施加在組件驅動晶體管Tr2的柵極及保持電容Cs的第1電極。
保持電容Cs將對應施加在該第1電極的數據電壓以及從連接于該第2電極的電容線12所供應的電容控制電壓之間的電位差的電壓加以保持。在本實施形態中，在數據電壓寫入時，電容線12的電容控制信號的電壓維持在例如接地電平(0V)的較低之一定電壓來作為第1電壓電平Vsc1，而施加在保持電容Cs的第1電極的數據電壓作為組件驅動晶體管Tr2的柵極電壓而予以保持。更正確地說，該數據電壓作為與施加在電容線12的第1電壓電平之間的電位差而保持于保持電容Cs。由于組件驅動晶體管Tr2為p通道型，因此，數據電壓以相對電源電壓PVDD而言為低于某種程度，來決定組件驅動晶體管Tr2所流通的驅動電流，數據電壓相對電源電壓愈低則驅動電流愈大，也即，有機電激發光組件的發光亮度愈大。
即使選擇線10的選擇信號成為L電平，且選擇晶體管Tr1成為非導通，保持電容Cs也將保持對應數據信號的電壓。因此，組件驅動晶體管Tr2維持對有機電激發光組件EL的驅動電流的供應，并對應數據電壓使有機電激發光組件EL發光。在本實施形態中，并非在所對應的像素在下1個豎直掃描(1個圖框)期間被選擇且寫入新的數據信號為止，對應之前的數據信號使有機電激發光組件EL持續發光，而是在對應數據電壓使有機電激發光組件EL在預定期間發光之后，至下1個圖框期間為止之間，對組件驅動晶體管Tr2進行非導通控制，而使有機電激發光組件EL熄滅。
具體而言，為了對組件驅動晶體管Tr2進行非導通控制，在經過預定期間后，將輸出至電容線12的電容控制信號的第1電壓電平Vsc1升壓至充份高的第2電壓電平Vsc2(例如10V)。此保持電容Cs的第1電極如上述連接于組件驅動晶體管Tr2的柵極及選擇晶體管Tr1的源極，當因電容控制線SC將該保持電容Cs的第2電極的電位升壓至第2電壓電平Vsc2時，則對應升壓量ΔV(Vsc2-Vsc1)而使保持電容Cs的第1電極的電位上升。此外，電源電壓PVDD例如設定在8V。因此，一旦電容控制信號上升至第2電壓電平Vsc2，則組件驅動晶體管Tr2的柵極電壓Vg成為較源極電位的電源電壓PVDD還高(即使在較低時，也成為較該組件驅動晶體管Tr2的動作臨限值Vthp還小的電位差)，而使組件驅動晶體管Tr2成為非導通。
因此，在著眼某像素的情況時，在此著眼像素在下1個圖框期間再次被選擇、且對應新的數據信號而使有機電激發光組件發光之前，對組件驅動晶體管Tr2進行非導通控制，而強制性的使有機電激發光組件EL熄滅。如此一旦將組件驅動晶體管Tr2控制成非導通，而將有機電激發光組件予以熄滅，則可獲得殘影的改善效果。此外，在本實施形態中，即使在載流子(空穴)被收集在組件驅動晶體管Tr2的柵極絕緣膜的情況下，在開始下1個圖框期間的顯示之前，由于組件驅動晶體管Tr2的柵極電壓Vg對應保持電容Cs的第1電極的升壓ΔV而被升壓，因此，上述被收集的載流子，從柵極被送到低電位的源極而成為穿隧電流。因此，一旦組件驅動晶體管Tr2的電特性達到初始化，則可確實地使對有機電激發光組件EL的驅動電流的供應暫時完全停止。
如此，關于將具有第1電壓電平Vsc1及第2電壓電平Vsc2的電容控制信號供應至電容線12的方法，可考慮在圖1所示的在形成有顯示部100及周邊驅動電路(驅動器)200的面板基板110所外接的驅動IC，設置電容控制電壓切換電路的方法。而該種方法，例如在豎直回掃時間(fly back time)中，以使各行的電容線12的所有電位成為電源電壓PVDD程度的電壓的方式，從該電容控制電壓切換電路將電容控制信號切換至高電壓電平，并將該電壓供應至電容線12的方法。如此，通過在所謂的外接電路設置電容控制電壓切換電路，可在不需對面板內所內置的電路(本實施形態的V驅動器220等)進行變更的下，達到改善殘影的效果。
然而在本實施形態中，將此用于切換電容控制電壓的構成內置于面板基板上。如上所述，在通過外接IC控制電容線12的電壓時，由于接收來自外接電路的信號的面板連接端子數目有所限制，因此較理想的是對所有的電容線12進行一次的整體控制，而如上所述，在回掃時間中，一次對整體的電容控制信號的電位加以升壓。然而，如以下所述，通過設置在內置驅動器中，可對每1行容易地進行控制，因此，即使在升壓期間也可作任意設定。此外，通過對每1行的電容線12的電位進行控制，對任何畫面上的任何行位置的像素也可在相等的期間對組件驅動晶體管Tr2進行非導通控制。在回掃時間通過外接IC，一次將所有的電容線12的電位加以升壓的情況下，若觀察在豎直回掃時間瞬間之前所選擇的像素，則由于在將數據信號寫入于保持電容之后，立即從電容線將高電壓施加在該保持電容，因此選擇晶體管的漏電流變大，使應予顯示的數據變得容易失去，而可能導致顯示畫質的降低。
此外，由于從外部IC將電容線12的電壓控制在第1及第2電壓電平之間，因此，實際的組件驅動晶體管的柵極到達電壓由于配線電阻以及對配線的寄生電容等的影響而降低，而必須更為要求增大來自外部IC的輸出電壓的振幅等的外部IC的驅動能力，或是增加外部IC的消耗電力。因此，若可在面板所內置的驅動器內設置這種用于將輸出至電容線12的電容控制信號加以制作的電路，則如上所述由于該振幅與選擇信號等的差距不大，所以通過共同利用選擇信號制作電路的電源等，即可將驅動器的消耗電力的上升抑制在最低限度，并可用簡單的構成來制作出具有必要振幅的電容控制信號。此外，由于以內置驅動器將所制作的電容控制信號輸出至電容線，因此在輸出第2電壓電平Vsc2時的組件驅動晶體管Tr2的柵極電壓Vg的目標到達電位，相比較在依據外部IC來進行控制的情況，例如高在大約10％至20％或是更高，此外，也容易達到縮短到達時間。
以下再參照圖2至圖4，說明將本實施形態的電容線12的控制電路內置于面板內的情況的驅動器的構成以及動作例。
首先說明圖1所示的H驅動器210及V驅動器220的基本構成。在此，H驅動器210在附圖中并未具體性表示出，但是具備具有對應顯示部100的列數m的段數的緩存器的水平傳送緩存器及取樣電路等。水平傳送緩存器對應于水平頻率CKH，將指示1個水平掃描期間的開始的H起始信號STH依序傳送至下一段(鄰接列)的緩存器，該水平頻率CKH為對應1個水平掃描方向的像素數的頻率的水平頻率CKH。此外，取樣電路，通過對應于從水平傳送緩存器的各段緩存器所依序輸出的STH的選擇信號，例如將R、G、B、W(白色)的每一個顯示信號Vdata加以取樣，并以此作為數據信號DL而輸出至所對應的數據線14。
如圖2所示，V驅動器220具備具有對應顯示部100的行數n的段數k(在圖2中k＝n+2)的緩存器的豎直傳送緩存器222、將緩存器VSR的數據傳送方向加以控制的傳送控制閘224、及將選擇信號及電容控制信號加以制作的信號制作部230(信號產生邏輯部)。信號產生邏輯部230具備根據緩存器VSR所傳送的V起始信號STV，將輸出至各條電容線12的電容控制信號SC1至SCk加以制作的邏輯部、以及將依序輸出至各條選擇線10的選擇信號GL1至GLk加以制作的邏輯部。此外，與上述緩存器VSR的數據傳送方向的控制相同，也具有在信號制作邏輯部230內將應予進行邏輯運算的鄰接行加以切換的邏輯控制閘228。
每一個緩存器VSR1至VSRk，對應1個水平掃描期間的2分的1的頻率的豎直頻率CKV，將指示1個豎直掃描期間的開始的V(豎直)起始信號STV依序傳送至相鄰(相鄰行)的緩存器VSR1至VSRk。傳送控制閘224對應傳送方向控制信號CSV，將每一個緩存器VSR1至VSRk的V起始信號STV的傳送方向加以控制。在圖2的例子中，在CSV為H電平時，使CSV輸入在柵極的所有的n通道型TFT成為導通，相反地，使CSV輸入在柵極的所有的p通道型TFT成為非導通，借此，將V起始信號STV供應至緩存器VSR1的輸入端子in，并以使該緩存器VSR1的輸出端子out連接于緩存器VSR2的輸入端子in，同樣地，以使緩存器VSR2的輸出端子out連接于緩存器VSR3的輸入端子in的方式，對緩存器的輸出入進行切換控制。因此，在CSV為H電平時，如圖4的時序流程圖所示，豎直傳送緩存器222的數據傳送方向，依序往VSR1、VSR2、…、VSRk進行。相反的，在CSV為L電平時，將V起始信號STV供應至緩存器VSRk的輸入端子in，并使對應此V起始信號STV的數據依序往VSRk、…、VSR1傳送。
在此，如圖4所示，V起始信號STV在1個豎直掃描(圖框)期間開始，成為意味著起始的H電平，并在1個圖框內的預定期間保持該H電平，而剩余的期間則成為L電平。此V起始信號STV的H電平期間一般為大約1個水平掃描期間的長度，然而在本實施形態中，例如設定為約200個水平掃描期間的量的較長的長度，并以使該H電平期間的長度來決定之后所述的輸出至各條電容線12的保持控制信號的點燈期間的長度的方式，而設置邏輯電路。此外，在圖4中，就附圖的方便，表示出上述H電平期間的長度為大約4個水平掃描期間。當然，也有如圖4所示的將H電平期間設定為大約4個水平掃描期間的情況。
以下，以CSV信號為H電平將數據順向傳送時為例來具體說明各部的動作。首先，V起始信號STV在豎直傳送頻率CKV上升時被擷取在最初的緩存器VSR1，同時，緩存器VSR1的輸出SR1成為H電平。此輸出SR1的H電平期間，從供應至緩存器VSR1的V起始信號成為L電平開始，持續至最初的CKV的上升時序成為L電平為止。也即，此緩存器VSR1的輸出SR1的H電平期間，成為對應V起始信號STV的H電平持續期間(脈沖寬度)的長度。
每一個緩存器的數據擷取時序互相偏移豎直頻率信號CKV的每半個周期，因此，如圖4所示，在CSV的接下來的下降時序(CSV的反轉信號(CSV2)的上升)，第2個緩存器VSR2擷取緩存器VSR1的輸出SR 1，并對應于此而使其輸出SR2成為H電平。如此，之后的行的緩存器VSR3、緩存器VSRk-1、緩存器VSRk，依序擷取前段緩存器的輸出，并將其加以傳送。因此，如圖4所示，每一個緩存器VSR1至VSRk的輸出SR1至SRk，依序在對應V起始信號的期間成為維持H電平的波形。
在豎直傳送緩存器222的輸出側，設置有信號產生邏輯部230的邏輯「及」電路232。此邏輯「及」(AND circuit)電路232是對鄰接段的緩存器輸出SRk-1及SRk進行NAND運算的NAND電路，以及設置在其輸出側的具有反轉功能的電平移位器(L/S)所構成。
在此，進一步參照將制作出選擇信號GL7及電容控制信號SC7的構成加以放大顯示的圖3，該選擇信號GL7及電容控制信號SC7從圖2所示的中段的緩存器VSR7至VSR9的輸出SR7至SR9供應至第6行的像素，借此來說明根據此中段的緩存器輸出的選擇信號GL7及電容控制信號SC7的制作步驟。緩存器VSR7及VSR8的輸出，在所對應的邏輯「及」電路232-7的NAND電路進行NAND運算，并通過具有反轉功能的L/S將該NAND輸出的電平加以移位，此外并將H、L電平加以反轉而輸出。所獲得的反轉輸出，如圖4的G7-8所示，在邏輯「及」電路232-7，對應緩存器VSR7及VSR8的輸出時序的不同，而獲得邏輯「及」信號(G7-8)。此外，緩存器VSR8及VSR9的輸出在所對應的邏輯「及」電路232-8的NAND電路進行NAND運算，并通過具有反轉功能的L/S將其NAND輸出的電平加以移位，并將電平加以反轉而輸出。所獲得的反轉輸出，如圖4的G8-9所示，在邏輯「及」電路232-8，對應緩存器VSR8及VSR9的輸出時序的不同而獲得邏輯「及」信號(G8-9)。
上述具有反轉功能的電平移位器L/S設置為，使經由后段的NOR電路而輸出至選擇線10的選擇信號的電平成為可確實使所對應的行的選擇晶體管Tr1成為導通及非導通的所需的電平。具體而言，在邏輯「及」電路232的NAND電路的輸出的L電平為0V而H電平為10V時，以使H電平成為-2V而L電平成為10V的方式而進行移位及電平反轉。由上述的作法，從邏輯「及」電路232-7及232-8，以圖4的G7-8、G8-9所示的時序，輸出邏輯「及」信號。
邏輯「及」信號G7-8、G8-9經由邏輯控制閘228而各自供應至NOR電路234、240。由于CSV信號為H電平，因此，邏輯控制閘228以使來自于邏輯「及」電路232-7的輸出G7-8以及來自于邏輯「及」電路232-8的輸出G8-9各自供應至第6行的像素用的NOR電路234-7、240-7的方式來進行切換控制。
在將選擇信號GL7輸出至第6行的像素的選擇信號用NOR電路234-7中，供應有由反相器236-7加以反轉后的邏輯「及」信號G7-8的反轉信號、第8個邏輯「及」輸出G8-9，以及用于將1個水平掃描(1H)期間的切換時序的選擇信號的輸出加以禁止的使能信號ENB(在本實施形態的電路構成中，實際上為如圖4所示的反轉使能信號XENB)。
因此，僅在3個輸入信號均為L電平時，從該第7個NOR電路234-7輸出成為H電平(10V)的NOR運算信號。在此，第7個邏輯「及」電路232-7的輸出G7-8的反轉信號以及第8個邏輯「及」電路232-8的輸出G8-9均成為L電平的期間在圖4中，為從輸出G7-8成為H電平開始至下1個輸出G8-9成為H電平為止的CKV的半周期(1H期間)，此外，也為XENB信號的1H的最初及最后的期間以外的期間。因此，從XENB信號成為L電平的時序開始至上升至H電平為止的期間，從NOR電路234-7輸出有作為圖4的GL7所表示的H電平的選擇信號GL7。XENB信號及ENB信號均從外部驅動IC以例如0V、3V的振幅而加以供應，但是在供應至每一個NOR電路234之前，例如通過電平移位器L/S，而移位為-2V、10V的振幅的信號。
將電容控制信號加以輸出的第7個NOR電路240-7在邏輯「及」電路232-7的輸出G7-8以及邏輯「及」電路232-8的輸出G8-9均成為L電平的期間，將成為H電平的電容控制信號SC7加以輸出，在當中之一及雙方成為H電平的期間，將成為L電平的電容控制信號SC7加以輸出。這種電容控制信號SC7供應至如上所述的所對應的行的像素的保持電容Cs的第2電極，并成為H電平，借此，使p通道型的組件驅動晶體管Tr2的柵極電位上升，并對該組件驅動晶體管Tr2進行非導通控制。電容控制信號SC的其L電平(第1電壓電平Vsc1)期間，為將1個水平掃描期間(與鄰接行的擷取差的期間)加上從每一個邏輯「及」電路232輸出的H電平的期間后的期間。此外，1個豎直掃描期間內的剩余期間成為H電平(第2電壓電平Vsc2)，也即，成為組件驅動晶體管Tr2的非導通控制期間(電激發光組件的熄滅期間)。也即，各行的電激發光組件的熄滅期間對應于V起始信號STV的H電平期間，因此，通過將STV的H電平期間(脈沖寬度)加以調整，可對熄滅期間加以調整。
此外，如圖4所示，用于下1行的像素的選擇信號GL8在GL7成為H電平的下1個水平掃描期間成為H電平，此時，下1行的電容控制信號SC8，成為L電平。具體而言，從邏輯「及」輸出G8-9成為H電平開始至邏輯「及」輸出G9-10成為L電平為止的期間維持在L電平，從邏輯「及」輸出G9-10成為L電平的時序開始，成為H電平，而使第7行的各像素的電激發光組件熄滅。如此，在各行的電容線12以在每1行偏移1個水平掃描期間、且在各自相同的期間使電激發光組件熄滅，將成為H電平的控制信號加以輸出。此熄滅期間(電容控制信號的升壓期間)，通過上述的V起始信號STV而成為可變，例如可成為大約2ms的期間、或是在電激發光組件不會產生閃爍(flicker)的范圍內達到更長的期間，在1個豎直掃描期間(1圖框)中的16ms中，可延長至人的肉眼可辨識出閃爍的最長時間的4ms左右。在通過外接IC，在豎直回掃時間中對所有的電容線12進行成為熄滅電平的控制的情況下，可確保為熄滅的期間為大約900μs。相對于此，通過內置驅動器來制作出電容線12的電容控制信號，借此，可在每1行對各像素的組件驅動晶體管Tr2及電激發光組件進行非導通控制，因此可在長時間中設定此非導通控制期間，而能確實的消除殘影。
如上所述，通過如圖2所示的V驅動器的構成，可通過以GLs＝Gs-(s+1)AND XG(s+1)-(s+2)所表示的邏輯運算，來獲得選擇信號。在此，s為像素的行數，在1至n的范圍，XG意味著所對應的G信號的反轉信號。
此外，可通過以SCs＝Gs-(s+1)NOR G(s+1)-(s+2)所表示的邏輯運算，來獲得電容控制信號。
此外，在圖2的電路構成中，準備PVDD＝8V，GND＝0V，VVDD＝10V，VVBB＝-2V，CV＝-2V等的電壓，并可將輸出至電容線12及選擇線10的電容控制信號SC及選擇信號GL，均設定為H電平＝VVDD，L電平＝VVBB。通過這種電壓關，可確實且正確地進行各像素的選擇晶體管Tr1的導通及非導通、組件驅動晶體管Tr2的導通及非導通以及電激發光組件的點燈及熄滅的控制。
在圖2中，緩存器設置有等于像素的行數n+2的k段。此外，在第1行的像素之前1行的虛擬像素以及第n行的像素的下1行的虛擬像素輸出有選擇信號GL1、GLk-1、電容控制信號SC1、SCk-1。此虛擬像素實際上也可不形成在面板上。設置有k段的緩存器的原因為，如上所述，在圖2的電路構成中，采用s-1至s+1的合計為3段的緩存器輸出，而制作出第s個的輸出(s-1行的像素用輸出)的緣故。
(實施形態2)接下來參照圖1、圖5、圖6，來說明根據豎直傳送緩存器222的每一個緩存器的輸出，與上述實施形態1為相同的選擇信號GL及電容控制信號SC加以制作的更為簡易的電路構成及其動作。
關于直到通過傳送控制閘224來控制對豎直傳送緩存器222的每一個緩存器VSR的輸出輸入順序為止之處，與上述圖2的構成為共通。不同之處為，首先，省略圖2的邏輯控制閘228及邏輯「及」電路232，其次，關于輸出至電容線12的電容控制信號的制作部，簡化為僅有反相器250之處，再者，是選擇信號制作部的構成(邏輯)。此外，在圖2中，虛擬像素設置在面板的最上行及最下行，并制作出選擇信號GL及電容控制信號SC而輸出至這些行，然而，在圖5的構成例中，此虛擬像素設置有上下各2行。因此，在第1行的像素用的緩存器VSR1之前段，設置有虛擬像素用緩存器VSRd1、VSRd2。
以下說明圖5的電路及其動作。在傳送方向控制信號CSV為H時，將V起始信號STV供應至第1個虛擬像素用緩存器VSRd1的輸入端子in，緩存器VSRd1在豎直頻率CKV1上升時，將此加以擷取并從輸出端子out輸出。緩存器VSRd1的輸出SRd1輸入至第2個虛擬像素用緩存器VSRd2，緩存器VSRd2在豎直頻率CKV1的下1次下降時序(CKV2的上升時序)，對此輸出SRd1加以擷取，并從輸出端子out將SRd2輸出。上述緩存器VSRd2的輸出SRd2供應至緩存器VSR1的輸入端子in，緩存器VSR1在CKV1的下1次上升時序中，將此輸出SRd2加以擷取，并從輸出端子out將SR1輸出。緩存器VSR1至VSRn用于將選擇信號GL1至GLn及電容控制信號SC1至SCn輸出至實際的像素的緩存器，在緩存器VSRn之后段，設置有對應于虛擬像素的VSRd3及VSRd4，兩者均依序基于CKV1的上升或是下降，將前段的緩存器輸出加以擷取，并輸出至后段的緩存器。
在第n段的緩存器VSRn及電容線12之間，設置有反相器250，來作為電容控制信號的制作部。因此，以該反相器250將往緩存器VSRn的輸入(緩存器VSRn-1的輸出)加以反轉，并輸出至電容線12，來作為第n行的像素的電容控制信號SCn。在反相器250中，供應有作為L電平用電源的GND，以及H電平用電源的VVDD。因此，從反相器250所輸出的電容控制信號SC的L電平(第1電壓電平Vsc1)，成為等于GND的0V，H電平(第2電壓電平Vsc2)成為等于VVDD的例如為10V。
在緩存器VSRn及選擇線10n之間，設置有選擇信號用邏輯電路260，來作為選擇信號制作部。此邏輯電路260具有NOR電路262及反相器264、266。NOR電路262進行緩存器VSRn的輸出SRn與往緩存器VSRn的輸入信號的反轉信號(XSRn-1、也即為電容控制信號SCn)及使能信號的反轉使能信號XENB之間的NOR運算。反相器264將NOR電路262的輸出加以反轉，反相器266更將該反相器264的輸出加以反轉，并將其供應至第n行的像素的選擇線10。如此，NOR電路262及反相器264、266構成用于進行輸出SRn-1及輸出SRn的NOR運算的NOR閘的全體，并將NOR運算結果輸出至第n行的選擇線10，來作為選擇信號GLn。關于反相器264，也可采用圖2中的設置在邏輯「及」積電路232的輸出側的具有反轉功能的電平移位器將輸出極性加以反轉，并由于必要而將信號的電壓電平移位至電壓電平，并將此輸出至反相器266。
第1行的緩存器VSR1的輸入，為作為前段緩存器的虛擬用的緩存器VSRd2的輸出SRd2，此輸出SRd2在反相器250中被加以反轉，并輸出至電容線12，來作為第1行的像素的電容控制信號SC1。此外，第1行的選擇信號用邏輯電路260將緩存器VSR1的輸出SRd2的反轉信號XSRd2與緩存器VSR1的輸出SR1之間的NOR運算的結果輸出至第1行的選擇線10，來作為選擇信號GL1。
如上所述，通過圖5所示的V驅動器的電路構成，也可使對應V起始信號STV的L電平期間的期間，成為電容控制信號SCn的H電平，也即成為所對應的行的像素的電激發光組件的熄滅期間。因此，即使在實施形態2的電路構成也可通過V起始信號STV的調整，而在每1行中進行電激發光組件的熄滅及組件驅動晶體管Tr2的非導通控制。此外，如上所述，比較在圖2的電路構成，可省略傳送閘以及邏輯電路，因此，可由最低限度的電路組件數來構成V驅動器220，而縮小V驅動器的面積。在強烈要求面板上的電路面積減少的小型顯示裝置，例如電子取景器(EVF)等中，有必要縮減面板上所內置的電路組件面積。因此，實施形態2中所說明的構成，有利于此EVF等的顯示裝置之用，此外，通過采用此構成，可達到消耗電力的降低。
圖7顯示使上述圖5中所具體說明的電路構成更達到一般化時的邏輯電路的構成。具體而言，圖7顯示將從豎直傳送緩存器222的每一個緩存器輸出至選擇線10的選擇信號，以及輸出至電容線12的電容控制信號加以制作出的其它的邏輯電路的構成。圖8顯示圖7所示的構成的時序圖。在圖7的電路構成中，也存在與圖2的傳送控制閘224相同的閘，但傳送方向控制信號CSV為H電平，且以將數據(V起始信號STV)從緩存器VSRn-1往VSRn傳送的情況為例，因此在圖7中加以省略。
在圖7中，關于V驅動器的中間段部分，顯示出緩存器VSR6至VSR8，以及采用該輸出而制作出選擇信號GL7至GL9及電容控制信號SC7至SC9的信號制作部。V起始信號STV依據豎直頻率CKV，而依序傳送至緩存器。之后，一旦前段緩存器VSR5的輸出SR5被輸入至緩存器VSR6，則緩存器VSR6對應CKV而將此輸出SR5加以擷取，并將SR6加以輸出。輸出SR6被供應至第7行的選擇線用邏輯「及」電路280，此外還供應至反相器270。反相器270將輸出SR6的H、L電平加以反轉，并例如以使該H電平為10V、L電平為-2V的方式來進行電平移位，以所獲得的信號作為電容控制信號SC7，而輸出至第7行的像素的電容線。
第7行的選擇信號制作電路(選擇信號用邏輯「及」電路)280進行上述的緩存器VSR6的輸出SR6與下1段緩存器VSR7的輸出SR7的反轉輸出XSR8及使能信號ENB的邏輯「及」的運算。因此，在輸出SR6以及反轉輸出XSR7均為H電平、且ENB為上升而允許選擇信號往每一個選擇線傳送的期間，將成為H電平的選擇信號GL7，輸出至第7行的像素的選擇線。為了使從邏輯「及」電路280所輸出的選擇信號GL的電平可充分驅動各像素的選擇晶體管，必須在從緩存器VSRn往所對應的邏輯「及」電路280的路徑、或是在邏輯「及」電路280內，設置有用于將緩存器輸出SRn的H電平、L電平，各自設為10V、-2V的移位緩存器。
如上所述，通過如圖7所示的邏輯電路構成與上述圖5所示的具體的電路構成相同，而在對應V起始信號STV的H電平期間，可將成為H電平的電容控制信號SCn輸出至各行的電容線。此外，可在每1個水平掃描期間中將選擇信號輸出至各條選擇線10，并將對應顯示內容的數據信號寫入于所對應的像素，并且將上述的電容控制信號SC輸出至電容線12，而執行電激發光組件的熄滅控制以及組件驅動晶體管Tr2的非導通控制。
權利要求
1.一種顯示裝置，其具備配置成矩陣狀的多個像素，其特征為上述多個像素的每一個具備被驅動組件；選擇晶體管，其對應從向水平掃描方向延伸存在的選擇線所輸出的選擇信號，從向豎直掃描方向延伸存在的數據線擷取數據信號；保持電容，其具有第1電極與第2電極，并將供應至上述第1電極的來自上述選擇晶體管的數據信號作為對從電容線供應至上述第2電極的電壓而加以保持；及組件驅動晶體管，其柵極連接于上述保持電容的上述第1電極，并從電源將對應該保持電容所保持的數據電壓的電力供應至上述被驅動組件；上述選擇線，其以各自向水平掃描方向延伸存在的方式而設置有多條；豎直方向驅動部具有豎直傳送緩存器，其具有對表示1個豎直掃描期間的開始時序的豎直起始信號加以擷取、并依序傳送的多段的緩存器；選擇信號制作部，其制作供應至上述選擇線的選擇信號；及電容控制信號制作部，其制作供應至上述電容線的電容控制信號；上述選擇信號制作部，其根據上述豎直起始信號制作用在依序供應至上述選擇線的互為偏移1個水平掃描期間的時序的上述選擇信號；上述電容控制信號制作部，其根據來自上述豎直傳送緩存器的各段緩存器的對應在上述豎直起始信號的輸出，制作上述電容控制信號；該電容控制信號具有第1電壓電平狀態，其將對應的上述數據信號的電壓經由上述電容線而保持于上述保持電容，并對應上述所保持的電壓使上述組件驅動晶體管進行動作；及第2電壓電平狀態，其對所對應的上述組件驅動晶體管進行非導通控制。
2.根據權利要求1所述的顯示裝置，其中，上述電容線以每行各自向水平掃描方向延伸存在的方式而設置；從上述豎直方向驅動部，依序以互為偏移1個水平掃描期間的時序，將上述電容控制信號輸出至該電容線。
3.根據權利要求1或2所述的顯示裝置，其中，上述豎直方向驅動部的上述豎直傳送緩存器，其對應豎直傳送頻率信號，在每1個水平期間將上述豎直起始信號傳送至下一段的緩存器；上述選擇信號制作部及上述電容控制信號制作部根據上述豎直傳送緩存器的各段輸出時序的不同，制作用于供應至所對應選擇線的上述選擇信號、以及用于供應至上述電容線的上述電容控制信號。
4.根據權利要求1至3中任一項所述的顯示裝置，其中，上述豎直方向驅動部，其根據上述豎直起始信號的開始指示電平的持續期間而決定上述電容控制信號對上述組件驅動晶體管進行非導通控制的第2電壓電平的持續期間。
5.根據權利要求1至4中任一項所述的顯示裝置，其中，上述豎直方向驅動部的至少上述豎直傳送緩存器、上述選擇信號制作部及上述電容控制信號制作部形成在形成有上述多個像素的基板上的上述顯示部的周邊位置。
6.根據權利要求1至4中任一項所述的顯示裝置，其中，上述選擇信號制作部及上述電容控制信號制作部，其具備采用上述豎直傳送緩存器的所對應的段的緩存器的輸出與該緩存器所鄰接的緩存器的輸出之間的差來進行邏輯運算的邏輯運算部，而制作上述選擇信號及上述電容控制信號。
7.根據權利要求1至4中任一項所述的顯示裝置，其中，上述電容控制信號制作部，其將上述豎直傳送緩存器的對應段的緩存器的輸出加以反轉而制作上述電容控制信號；上述選擇信號制作部，其根據上述豎直傳送緩存器的對應段的緩存器的輸出以及鄰接于該緩存器的段的緩存器的輸出的反轉信號而制作上述選擇信號。
8.一種顯示裝置的驅動方法，其具備配置成為n行m列的矩陣狀的多個像素；在水平掃描方向，在每1行形成有選擇線及電容線，在豎直掃描方向形成有在每1列所形成的數據線；上述多個像素的每一個具備被驅動組件；選擇晶體管，其柵極連接于上述選擇線，第1導電區域連接于上述數據線，并對應向上述選擇線輸出的選擇信號，從該數據線擷取數據信號；組件驅動晶體管，其柵極連接于上述選擇晶體管的第2導電區域，并對從電源供應至上述被驅動組件的電力加以控制；及保持電容，其具有第1電極與第2電極，上述第1電極連接于上述選擇晶體管的上述第2導電區域以及上述組件驅動晶體管的柵極，上述第2電極連接于上述電容線，并將經由上述選擇晶體管而供應至上述第1電極的數據信號，作為與從上述電容線供應至上述第2電極的電容控制信號之間的電位差而加以保持，其特征為將選擇信號輸出至第n行的上述選擇線，對第n行的各像素的上述選擇晶體管進行導通控制，將對應數據信號的電壓寫入于上述保持電容，并且將輸出至第n行的上述電容線的電容控制信號的電位設定為可對應經由上述選擇晶體管所供應的數據信號、而使上述組件驅動晶體管進行導通動作的第1電壓電平；在對應表示1個豎直掃描期間的開始時序的豎直起始信號的開始指示電平的持續期間，維持上述第1電壓電平之后，在上述第n行的上述選擇線為非選擇狀態、且至下一次的1個豎直掃描期間開始為止之間，變更為，經由上述電容線而對上述組件驅動晶體管進行非導通控制的第2電壓電平，而對上述組件驅動晶體管及上述被驅動組件進行非導通控制。
全文摘要
本發明的目的在于改善在各像素中具備的顯示組件的顯示裝置中的殘影現象。本發明的解決手段為，對在各行的像素中所設置的顯示組件，組件驅動晶體管對電源PVDD所供應的電力量加以控制。保持電容的第1電極連接在組件驅動晶體管的柵極，第2電極連接于電容線(12)。并將輸出至電容線(12)的電容控制信號SC n的電壓電平周期性地作為經由保持電容Cs對組件驅動晶體管進行非導通控制的電壓電平。面板的顯示部周邊所形成的V驅動器(220)，具備將電容控制信號SC n加以制作的制作部，該制作部以對應V起始信號STV的H電平期間來決定組件驅動晶體管的非導通控制期間的方式，利用將依序使對應STV的信號依序傳送輸出的各個緩存器的輸出，來制作電容控制信號SC n。通過該電容控制信號的電壓電平，在每1行中，在對應STV的期間對組件驅動晶體管進行非導通控制，而改善殘影。
文檔編號G09F9/30GK1841471SQ20061006703
公開日2006年10月4日 申請日期2006年3月31日 優先權日2005年3月31日
發明者池田恭二 申請人:三洋電機株式會社