一種goa驅動電路及其驅動方法、顯示裝置的制造方法
【技術領域】
[0001]本發明涉及顯示技術領域，尤其涉及一種G0A驅動電路及其驅動方法、顯示裝置。
【背景技術】
[0002]液晶面板是顯示裝置的重要組成部分之一，液晶面板包括成行和成列的像素單元，在液晶面板工作時，柵極驅動信號控制像素單元中的TFT (Thin Film Transistor，薄膜晶體管)的開啟和關閉，從而完成液晶面板的行掃描，實現液晶面板顯示圖像的功能。
[0003]柵極驅動信號是由行驅動電路生成的，常見的行驅動電路包括GOA (Gate OnArray，柵極集成)驅動電路和COF(Chip On Film，覆晶薄膜)驅動電路兩種，由于GOA驅動電路具有窄邊框、成本低的優點，故被廣泛使用在顯示裝置中。
[0004]但由于G0A驅動電路中的TFT對溫度較為敏感，在液晶面板進行高低溫測試的高溫場景下，G0A電路中的上拉控制節點的噪聲被放大，使得通過上拉控制節點的電流增大，從而使得上拉控制模塊控制的上拉模塊中的晶體管在一幀的時間中多次開啟，產生多行輸出的問題，使得液晶面板顯示異常。
【發明內容】
[0005]本發明的目的在于提供一種G0A驅動電路及其驅動方法、顯示裝置，用于避免顯示裝置產生多行輸出的問題，保證顯示裝置中的液晶面板正常顯示。
[0006]為了實現上述目的，本發明提供如下技術方案:
[0007]第一方面，本發明提供一種G0A驅動電路，包括輸入模塊、復位模塊、下拉模塊、下拉控制模塊和上拉模塊；其中，
[0008]所述輸入模塊連接輸入信號端和上拉控制節點，用于接收所述輸入信號端的信號，將所述輸入信號端的信號傳輸至所述上拉控制節點；
[0009]所述復位模塊連接復位信號端、所述上拉控制節點、低電平端和所述G0A驅動電路的輸出端，用于根據所述復位信號端的信號，對所述上拉控制節點和所述G0A驅動電路的輸出端進行復位；
[0010]所述下拉模塊連接第一時鐘信號端、所述低電平端、下拉控制節點和所述G0A驅動電路的輸出端，用于根據所述第一時鐘信號端的信號和所述下拉控制節點的信號，將所述上拉控制節點的信號和所述G0A驅動電路的輸出端的信號下拉為低電平信號；
[0011]所述下拉控制模塊連接噪聲消除信號端、所述低電平端、所述下拉控制節點和所述上拉控制節點，用于根據所述噪聲消除信號端的信號，生成所述下拉控制節點的控制信號，利用控制信號控制所述下拉模塊將所述上拉控制節點的噪聲高電平信號下拉為低電平信號;
[0012]所述上拉模塊連接第二時鐘信號端、所述上拉控制節點和所述G0A驅動電路的輸出端，用于根據所述第二時鐘信號端的信號和所述上拉控制節點的信號，將所述G0A驅動電路的輸出端的信號上拉為高電平信號。
[0013]第二方面，本發明提供一種G0A驅動電路的驅動方法，包括:
[0014]輸入模塊接收輸入信號端的非工作信號，停止工作；
[0015]下拉控制模塊接收噪聲消除信號端的工作信號，將所述噪聲消除信號端的工作信號傳輸至下拉控制節點，作為所述下拉控制節點的控制信號；
[0016]下拉模塊接收所述下拉控制節點的控制信號和低電平端的低電平信號，將所述低電平端的低電平信號傳輸至上拉控制節點和所述G0A驅動電路的輸出端，將所述上拉控制節點的噪聲高電平信號下拉為低電平信號，且所述G0A驅動電路的輸出端輸出低電平信號。
[0017]第三方面，本發明提供一種顯示裝置，包括多個級聯的上述方案中的GOA驅動電路。
[0018]本發明提供的G0A驅動電路及其驅動方法、顯示裝置中，G0A驅動電路包括輸入模塊、復位模塊、下拉模塊、下拉控制模塊和上拉模塊；與現有技術中高溫場景下上拉控制節點的噪聲被放大的G0A驅動電路相比，本發明中的下拉控制模塊能夠根據噪聲消除信號端的信號，生成下拉控制節點的控制信號，利用控制信號控制下拉模塊將上拉控制節點的噪聲高電平信號下拉為低電平信號，從而消除噪聲，避免上拉控制節點的噪聲被放大而引起的上拉控制節點的電流增大，從而避免產生多行輸出的問題，保證顯示裝置中的液晶面板正常顯示。
【附圖說明】
[0019]此處所說明的附圖用來提供對本發明的進一步理解，構成本發明的一部分，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中:
[0020]圖1為本發明實施例一中G0A驅動電路的結構示意圖；
[0021]圖2為與圖1、圖3中的G0A驅動電路對應的信號時序圖；
[0022]圖3為本發明實施例二中G0A驅動電路的結構示意圖；
[0023]圖4為本發明實施例三中顯示裝置中多個級聯的G0A驅動電路的結構示意圖；
[0024]圖5為與圖4中顯示裝置中多個級聯的G0A驅動電路對應的信號時序圖。
【具體實施方式】
[0025]為了進一步說明本發明實施例提供的G0A驅動電路及其驅動方法、顯示裝置，下面結合說明書附圖進行詳細描述。
[0026]實施例一
[0027]請參閱圖1，本發明實施例提供的GOA (Gate On Array，柵極集成)驅動電路包括輸入模塊P1、復位模塊P2、下拉模塊P3、下拉控制模塊P4和上拉模塊P5 ;輸入模塊P1連接輸入信號端INPUT和上拉控制節點;復位模塊P2連接復位信號端RESET、上拉控制節點PU、低電平端VSS和G0A驅動電路的輸出端OUTPUT ;下拉模塊P3連接第一時鐘信號端CLK1、低電平端VSS、下拉控制節點ro和G0A驅動電路的輸出端OUTPUT ;下拉控制模塊P4連接噪聲消除信號端CLK_HD、低電平端VSS、下拉控制節點ro和上拉控制節點PU，用于根據噪聲消除信號端CLK_HD的信號，生成下拉控制節點ro的控制信號，利用控制信號控制下拉模塊P3將上拉控制節點的噪聲高電平信號下拉為低電平信號；上拉模塊P5連接第二時鐘信號端CLK2、上拉控制節點PU和GOA驅動電路的輸出端OUTPUT。
[0028]請參閱圖2，圖2為圖1所示GOA驅動電路對應的信號時序圖，下面將結合上述GOA驅動電路，以各個模塊的工作信號為高電平信號為例，對上述GOA驅動電路的驅動方法進行相關說明，上述G0A驅動電路的驅動方法包括:
[0029]A-B階段，輸入信號端INPUT的信號和第一時鐘信號端CLK1的信號均為高電平信號，第二時鐘信號端CLK2的信號、噪聲消除信號端CLK_HD的信號和復位信號端RESET的信號均為低電平信號；輸入模塊P1接收輸入信號端INPUT的高電平信號，將高電平信號傳輸至上拉控制節點PU ;上拉模塊P5接收上拉控制節點的高電平信號和第二時鐘信號端CLK2的低電平信號，將第二時鐘信號端CLK2的低電平信號傳輸至G0A驅動電路的輸出端OUTPUT ;下拉模塊P3接收第一時鐘信號端CLK1的高電平信號和低電平端VSS的低電平信號，將低電平端VSS的低電平信號傳輸至G0A驅動電路的輸出端OUTPUT ；G0A驅動電路的輸出端OUTPUT輸出低電平信號。
[0030]B-C階段，輸入信號端INPUT的信號、噪聲消除信號端CLK_HD的信號和第一時鐘信號端CLK1的信號均為高電平信號，第二時鐘信號端CLK2的信號和復位信號端RESET的信號均為低電平信號；輸入模塊P1接收輸入信號端INPUT的高電平信號，將高電平信號傳輸至上拉控制節點PU ;上拉模塊P5接收上拉控制節點的高電平信號和第二時鐘信號端CLK2的低電平信號，將第二時鐘信號端CLK2的低電平信號傳輸至G0A驅動電路的輸出端OUTPUT ;下拉控制模塊P4接收噪聲消除信號端CLK_HD的高電平信號和低電平端VSS的低電平信號，將低電平端VSS的低電平信號傳輸至下拉控制節點ro ;下拉模塊P3接收第一時鐘信號端CLK1的高電平信號和低電平端VSS的低電平信號，將低電平端VSS的低電平信號傳輸至G0A驅動電路的輸出端OUTPUT ；G0A驅動電路的輸出端OUTPUT輸出低電平信號。
[0031]C-D階段，輸入信號端INPUT的信號、噪聲消除信號端CLK_HD的信號和第二時鐘信號端CLK2的信號均為高電平信號，第一時鐘信號端CLK1的信號和復位信號端RESET的信號均為低電平信號；輸入模塊P1接收輸入信號端INPUT的高電平信號，將輸入信號端INPUT的高電平信號傳輸至上拉控制節點;上拉模塊P5接收上拉控制節點的高電平信號和第二時鐘信號端CLK2的高電平信號，將第二時鐘信號端CLK2的高電平信號傳輸至G0A驅動電路的輸出端OUTPUT ;下拉模塊P3接收第一時鐘信號端CLK1的低電平信號，下拉模塊P3并不工作；G0A驅動電路的輸出端OUTPUT輸出高電平信號。
[0032]D-E階段，噪聲消除信號端CLK_HD的信號和第二時鐘信號端CLK2的信號均為高電平信號，輸入信號端INPUT的信號、第一時鐘信號端CLK1的信號和復位信號端RESET的信號均為低電平信號；輸入模塊P1接收輸入信號端INPUT的低電平信號，輸入模塊P1并不工作；上拉模塊P5利用自舉效應為上拉控制節點提供高電平信號；下拉控