專利名稱：采用雙重構圖形成半導體器件的方法
技術領域：
本發明的主題涉及用于形成半導體器件的方法，更具體而言，涉及在半導體器件 中形成精細特征的方法。
背景技術：
通常期望用較精細的圖案來提高半導體器件的集成密度。雖然用于制造半導體器 件的設計規則已經急劇減小，但是形成精細圖案的能力可以受到與光刻操作相關聯的分辨 率限制的限制，所述光刻操作用于形成實施半導體器件所需的圖案，更具體而言，用于形成 線圖案和空間圖案。
發明內容
本發明主題的一些實施例提供形成半導體器件的方法。在襯底上形成第一材料 膜。在第一材料膜上形成線性第二材料膜圖案。在第二材料膜圖案的側壁上形成間隔物圖 案，并且去除第二材料膜圖案，以暴露間隔物圖案之間的第一材料膜中的部分。去除第一材 料膜的暴露部分，以形成第一材料膜圖案。在由第一材料膜圖案限定的溝槽中，形成第三材 料膜圖案。與第二材料膜圖案的端部毗鄰的第二材料膜圖案的相鄰第一部分被分隔的距離 小于單獨間隔物圖案寬度的2倍。在一些實施例中，第二材料膜圖案中的相鄰第一部分被 分離的距離大于最小特征尺寸，并且單獨間隔物圖案的寬度大約等于最小特征尺寸。
在另外的實施例中，第二材料膜圖案還包括平行的第二部分，并且第二材料膜圖 案的第二部分中的相鄰第二部分被分隔的距離大于單獨間隔物圖案寬度的2倍。單獨間隔 物圖案的寬度可以大約為最小特征尺寸，第二材料圖案中的相鄰第二部分之間的距離可以 大約是最小特征尺寸的3倍，并且第二材料膜圖案中的相鄰第一部分之間的距離可以大于 最小特征尺寸并且小于最小特征尺寸的2倍。 在其他實施例中，在第一材料膜上形成線性第二材料膜圖案的步驟可以包括形 成平行的線圖案，其中，線圖案中的相鄰線圖案之間的距離大于單獨間隔物圖案寬度的2 倍；以及形成輔助圖案，所述輔助圖案被設置成使得在輔助圖案與每個線圖案的至少一端 之間的距離小于每個間隔物圖案寬度的2倍。單獨間隔物圖案的寬度可以大約為最小特征 尺寸，線性圖案中的相鄰線性圖案之間的距離可以大約為最小特征尺寸的3倍，并且輔助 圖案與每個線性圖案的至少一端之間的距離可以大于最小特征尺寸并且小于最小特征尺 寸的2倍。在第一材料膜上形成線性第二材料膜圖案的步驟可以還包括形成與每個線性 圖案的至少一端毗鄰的突起。 在另外的實施例中，形成半導體器件的方法包括在襯底上形成第一材料膜；在 第一材料膜上形成平行的線性第二材料膜圖案；在第二材料膜圖案的側壁上形成間隔物圖案，以留下在第二材料膜圖案中相鄰第二材料膜圖案上形成的間隔物圖案之間的第一材料 膜中的平行暴露第一線性部分；去除第二材料膜圖案，以暴露間隔物圖案之間的第一材料 膜中的第二線性部分；去除第一材料膜的第一暴露部分和第二暴露部分，以形成第一材料 膜圖案；以及在由所述第一材料膜圖案限定的溝槽中，形成平行的線性第三材料膜圖案，其 中，平行的線性第三材料膜圖案中的相鄰第三材料膜圖案被分離的距離大約等于單獨間隔 物圖案的寬度。第二材料膜圖案具有的寬度可以大約為最小特征尺寸，并且第二材料膜圖 案可以被分離的距離大約為最小特征尺寸的3倍，并且單獨間隔物圖案可以具有的寬度大
約為最小特征尺寸。去除第一材料膜的第一暴露部分和第二暴露部分以形成第一材料膜圖 案的步驟可以包括使用間隔物圖案作為蝕刻掩模，蝕刻第一材料膜的第一暴露部分和第
二暴露部分。
根據下面結合附圖進行的詳細描述，將更清楚地理解本發明主題的示例性實施 例，其中 圖1、4、7、10和13是用于描述根據本發明主題的一些實施例的形成半導體器件的 方法的平面圖； 圖2、5、8、11和14分別是沿著圖1、4、7、10和13中的線A-A'截取的橫截面圖；
圖3、6、9、12和15分別是沿著圖1、4、7、10和13中的線B-B'截取的橫截面圖；
圖16、19、22和25是用于描述根據本發明主題的另一實施例的形成半導體器件的 方法的平面圖； 圖17、20、23和26分別是沿著圖16、19、22和25中的線A-A'截取的橫截面圖；
圖18、21、24和27分別是沿著圖16、19、22和25中的線B-B'截取的橫截面圖； 以及 圖28至圖31是參照圖16至圖27的根據本發明主題的實施例的半導體器件的各 種修改的平面圖。
具體實施例方式
現在，在本文中將參照附圖來更充分地描述一些實施例；然而，這些實施例可以采 用不同形式來實施，并且不應該被理解為限于本文所闡述的實施例。而是，提供這些實施 例，使得該公開將是徹底和完全的，并且將向本領域的技術人員充分傳達本發明的范圍。
在附圖中，為了清晰說明的目的，可以夸大層和區域的尺寸。應該理解的是，當層 或元件被稱作在另一個層或襯底"上"時，它可以直接在另一層或襯底上，或者也可以存在 中間層。另外，應該理解的是，當層被稱作在另一個層"下"時，它可以直接位于其下，并且 也可以存在一個或多個中間層。另外，還應該理解的是，當層被稱作在兩個層"之間"時，它 可以是兩個層之間的唯一層，或者也可以存在一個或多個中間層。相同的附圖標記始終表 示相同的元件。 根據本發明主題的形成半導體器件的方法可以用于制造各種精細的電子器件。 精細的電子器件示例可以包括諸如動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器 (SRAM)、閃速存儲器器件等的高度集成電路半導體存儲器器件、諸如中央處理單元(CPU)、數字信號處理器(DSP) 、 CPU/DSP組合處理器等的處理器、專用集成電路(ASIC)、微機電器 件、光電器件和顯示器件。然而，上述的精細電子器件僅是示例。 圖1、4、7、10和13是示出根據本發明主題的一些實施例的用于形成半導體器件的 操作的平面圖。圖2、5、8、11和14分別是沿著圖1、4、7、10和1 3中的線A-A'截取的橫 截面圖，并且圖3、6、9、12和1 5分別是沿著圖1、4、7、10和13中的線B-B'截取的橫截面 圖。 首先，參照圖1至圖3，在基膜(base film) 10上形成第一材料膜20。基膜10可 以是半導體襯底。可替選地，基膜10可以是在半導體襯底上形成的膜。在第一材料膜20 上形成第二材料膜圖案30。 第二材料膜圖案30可以是彼此平行的線圖案。例如，每個第二材料膜圖案30的 寬度可以是最小的特征尺寸1F。最小特征尺寸是指在半導體器件的半導體制造操作中的 最小線的寬度。相鄰的第二材料膜圖案30之間的間隔可以是3F，即為最小特征尺寸1F的 3倍。因此，第二材料膜圖案30的節距，即每個第二材料膜圖案30的寬度與相鄰的第二材 料膜圖案30之間的間隔之和，可以是4F，即為最小特征尺寸1F的4倍。
接著，參照圖4至圖6，在第二材料膜圖案30的側壁上形成間隔物圖案40。例如， 通過將由合適材料形成的膜沉積在第二材料膜圖案30上并且對其執行回蝕刻工藝，形成 間隔物圖案40。由于通過執行回蝕刻工藝形成間隔物圖案40的方法對于本領域的普通技 術人員是已知的，因此將省略對其的詳細說明。每個間隔物圖案40的寬度可以是1F。這 里，每個間隔物40的寬度是指如圖5所示的水平寬度。如果相鄰的第二材料膜圖案30之 間的間隔是3F，則由第二材料膜圖案30和間隔物圖案40所暴露的第一材料膜20中的部分 的寬度可以是1F。間隔物圖案40被形成為環繞第二材料膜圖案30的側壁，并因此在第二 材料膜圖案30的每個端部處，間隔物圖案40是連續連接而沒有被分離開(參照圖6)。
接著，參照圖7至圖9，首先去除第二材料膜圖案30，然后形成光致抗蝕劑膜50，以 完全覆蓋第一材料膜20和間隔物圖案40。接著，參照圖10至圖12，局部地去除光致抗蝕 劑膜50，以形成光致抗蝕劑膜圖案50'，所述光致抗蝕劑膜圖案50'覆蓋間隔物圖案40中 的覆蓋第二材料膜圖案30側壁的部分、與第二材料膜圖案30的端部相對應的間隔物圖案 40的端部、以及第一材料膜20的一部分。使用由光致抗蝕劑膜圖案50'暴露的間隔物圖 案40中的暴露部分作為蝕刻掩模來蝕刻第一材料膜20，并由此形成第一材料膜圖案20a。
接著，參照圖13至圖1 5，去除光致抗蝕劑膜圖案50'和間隔物圖案40，并且沉積 第三材料膜(未示出)，以完全覆蓋第一材料膜圖案20a和基膜10。然后，使用諸如化學機 械拋光(CMP)的方法將第三材料膜局部地平坦化，以形成第三材料膜圖案60，使得第一材 料膜圖案20a的頂表面和第三材料膜圖案60的頂表面彼此齊平(flush)。結果，第三材料 膜圖案60填充由第一材料膜圖案20a限定的溝槽。接著，去除第一材料膜圖案20a，并因此 形成第三材料膜圖案60，所述第三材料膜圖案60被形成為彼此之間具有預定間隔的線圖 案。例如，第三材料膜圖案60被形成為線圖案，其中，每個線圖案的寬度是1F，并且線圖案 彼此可以分隔至少1F。 第三材料膜圖案60被形成為第一目標圖案(表示為圖1 3和14中的"第一")和 第二目標圖案(表示為圖l 3和14中的"第二")。第一目標圖案形成在與第二材料膜圖 案30相對應的區域中；而第二目標圖案形成在與去除第二材料膜圖案30之前第一材料膜20的由間隔物圖案40所暴露的部分相對應的區域中。第二目標圖案沒有彼此連接，并且第 二目標圖案中的每個形成單獨的圖案。 根據參照圖l至圖l 5形成上述半導體器件的方法，可以形成精細線圖案，其中， 每個精細線圖案的寬度是1F，并且精細線圖案彼此分隔1F。 如果省略圖10和圖12所示的光致抗蝕劑膜圖案50'的形成，則第三材料膜圖案 60中的第二目標圖案被形成為彼此連接，并由此將不形成單獨的圖案。換言之，需要附加地 執行光致抗蝕劑膜圖案50'的形成，以形成由彼此分隔的單個線圖案組成的第三材料膜圖 案60。因此，為了操作的簡便起見，以下將描述本發明主題的其他實施例。
圖16、19、22和25是用于描述根據本發明主題的另外實施例的形成半導體器件的 方法的平面圖。圖17、20、23和26分別是沿著圖16、19、22和25中的線A-A'截取的橫截 面圖，并且圖18、21、24和27分別是沿著圖16、19、22和25中的線B-B'截取的橫截面圖。
首先，參照圖l 6至圖1 8，在基膜100上形成第一材料膜200。基膜100可以是 半導體襯底。可替選地，基膜100可以是在半導體襯底上形成的膜。在第一材料膜200上 形成第二材料膜圖案300。 接著，參照圖19至圖21，在第二材料膜圖案300的側壁上形成間隔物圖案400。例 如，通過將由合適材料形成的膜沉積到第二材料膜圖案300上并且對其執行回蝕刻工藝， 形成間隔物圖案400。由于通過執行回蝕刻工藝形成間隔物圖案400的方法對于本領域的 普通技術人員是已知的，因此將省略對其的詳細說明。 至少一些第二材料膜圖案300可以被設置成使得其間的最小分離間隔S比每個間 隔物圖案400寬度的2倍窄。每個間隔物圖案400的寬度是指圖20所示的水平寬度。因 此，彼此相鄰的第二材料膜圖案300的端部之間的空間由間隔物圖案400完全填充，并因此 沒有暴露第一材料膜200。例如，第二材料膜圖案300被設置成使得彼此相鄰的第二材料膜 圖案300的端部之間的最小分離間隔S大于1F并且小于2F ;而間隔物圖案400被設置在 第二材料膜圖案300的側壁上，使得每個間隔物圖案400的寬度是1F。結果，彼此相鄰的第 二材料膜圖案300的端部之間的空間由間隔物圖案400填充，并因此沒有暴露第一材料膜 200。 第二材料膜圖案300被形成為線圖案和突起。線圖案被設置為使得線圖案彼此平 行并且以大于間隔物圖案400寬度的2倍的距離彼此分隔(例如，每個線圖案以距離3F彼 此分隔開)。每個突起形成在每個線圖案的至少一端上。 例如，在線圖案被設置成使得每個間隔物圖案400之間的寬度為1F的情況下，彼 此相鄰的線圖案之間的間隔為3F，并且彼此相鄰的第二材料膜圖案300的端部之間的最小 分離間隔S大于1F并且小于2F，參照圖20，即使在第二材料膜圖案300 (例如，線圖案)的 側壁上形成間隔物圖案400之后，在線圖案之間也暴露第一材料膜200的一部分，其中，第 一材料膜200的每個暴露部分的寬度是1F。然而，參照圖21，在彼此相鄰(參照圖21)的 第二材料膜圖案300(例如，突起)的端部之間，第一材料膜200的其他部分沒有暴露。
接著，參照圖22至圖24，去除第二材料膜圖案300，并且使用間隔物圖案400作 為掩模來蝕刻第一材料膜200的暴露部分，以形成第一材料膜圖案200a。因為間隔物圖案 400用作蝕刻掩模，所以保留在間隔物圖案400下面的第一材料膜200。可以蝕刻第一材料 膜200的暴露部分，直到暴露基膜100為止。
7
接著，參照圖25至圖27，去除間隔物圖案400，并且形成第三材料膜圖案600，第三 材料膜圖案600填充第一材料膜圖案200a之間的空間(溝槽)。第三材料膜圖案600由第 一目標圖案(在圖25和圖26中表示為"第一")和第二目標圖案(在圖25和圖26中表示 為"第二")形成。第一目標圖案形成在與第二材料膜圖案300相對應的區域中；而第二目 標圖案形成在與去除第二材料膜圖案300之前由間隔物圖案400所暴露的第一材料膜200 中的部分相對應的區域中。 例如，在線圖案被設置成使得每個間隔物圖案400的寬度是1F的情況下，彼此相 鄰的線圖案之間的間隔是3F，并且彼此相鄰的第二材料膜圖案300的端部之間的最小分離 間隔S大于1F并且小于2F，第三材料膜圖案600的第二目標圖案沒有彼此連接，并且每個 第二目標圖案形成單獨的圖案。在這種情況下，與參照圖l至圖1 5的形成上述半導體器 件的方法相比，不需要附加地形成光致抗蝕劑膜50'，并因此可以簡化整體操作。
第二材料膜圖案300和間隔物圖案400可以由相互具有蝕刻選擇性的材料形成， 第一材料膜200和間隔物圖案400可以由相互具有蝕刻選擇性的材料形成，并且第一材料 膜200和第三材料膜圖案600可以由相互具有蝕刻選擇性的材料形成。在對本發明主題的 實施例進行的詳細說明中，"具有蝕刻選擇性"意味著當兩種材料在合適的蝕刻條件下同時 蝕刻時這兩種材料的蝕刻速率彼此顯著不同。 圖28至圖3 1是根據參照圖1 6至圖27的本發明主題的實施例的半導體器件的 各種修改形式的平面圖。相同的附圖標記始終表示相同的元件。 首先，參照圖28，示出了在其中最后形成第三材料膜圖案600(對應于圖1 6至圖 27中的600)的半導體精細圖案。第三材料膜圖案由第一目標圖案(圖28中表示為"第 一")和第二目標圖案(圖28中表示為"第二")形成。第一目標圖案形成在與第二材料膜 圖案(對應于圖16至圖27中的300)相對應的區域中；而第二目標圖案形成在與去除第二 材料膜圖案之前由間隔物圖案(對應于圖1 6至圖27中的400)所暴露的第一材料膜(對 應于圖16至圖27中的200)中的部分相對應的區域中。第二目標圖案沒有彼此連接，并且 第二目標圖案中的每個形成單獨的圖案。在第一目標圖案和第二目標圖案的端部處形成接 觸圖案C，其中，形成有接觸圖案C的第一 目標圖案的端部與形成有接觸圖案C的第二目標 圖案的端部位于相對側。 在形成有接觸圖案C的第一目標圖案的端部處形成突起，其中，每個突起的寬度 大于每個線圖案的寬度。彼此相鄰的第一目標圖案的突起之間的最小分離間隔S小于每個 間隔物圖案寬度的兩倍。因此，第二目標圖案的端部沒有彼此連接，并且第二目標圖案中的 每個形成單獨的圖案。 在第一目標圖案的其他端部處沒有形成突起。然而，由于輔助圖案(圖28左側的 E形圖案)被設置成使得第一 目標圖案的其他端部之間的最小分離間隔S小于每個間隔物 圖案寬度的2倍，第二目標圖案的其他端部也沒有彼此連接，并且每個第二目標圖案形成 單獨的圖案。 參照圖29，示出了在其中最后形成第三材料膜圖案600(對應于圖1 6至圖27中 的600)的半導體精細圖案。第三材料膜圖案由第一目標圖案(圖29中表示為"第一")和 第二目標圖案(圖29中表示為"第二")形成。第一目標圖案形成在與第二材料膜圖案(對 應于圖16至圖27中的300)相對應的區域中；而第二目標圖案形成在與去除第二材料膜圖案之前由間隔物圖案(對應于圖16至圖27中的400)所暴露的第一材料膜(對應于圖16 至圖27中的200)中的部分相對應的區域中。第二目標圖案沒有彼此連接，并且第二目標 圖案中的每個形成單獨的圖案。在第一目標圖案和第二目標圖案的端部處形成接觸圖案C， 其中，接觸圖案C交替地形成在第一 目標圖案和第二目標圖案的端部處，并且形成有接觸 圖案C的第一目標圖案的端部和形成有接觸圖案C的第二目標圖案的端部位于相對側。
在形成有接觸圖案C的第一目標圖案端部處分別形成突起，其中，每個突起的寬 度大于每個線圖案的寬度。因此，例如，接觸圖案C形成在第一目標圖案的右端，并且另一 接觸圖案C形成在另一第一目標圖案的左端；由此形成交替形式。輔助圖案600a被設置成 使得第一目標圖案的端部之間的最小分離間隔S小于每個間隔物圖案寬度的兩倍。因此， 第二目標圖案沒有彼此連接，并且第二目標圖案中的每個形成單獨的圖案。
參照圖30，示出了其中最后形成第三材料膜圖案600(對應于圖1 6至圖27中的 600)的半導體精細圖案。第三材料膜圖案600由第一目標圖案(圖30中表示為"第一") 和第二目標圖案(圖30中表示為"第二")形成。第一目標圖案形成在與第二材料膜圖案 (對應于圖16至圖27中的300)相對應的區域中；而第二目標圖案形成在與去除第二材料 膜圖案之前由間隔物圖案(對應于圖16至圖27中的400)所暴露的第一材料膜(對應于 圖l 6至圖27中的200)中的部分相對應的區域中。第二目標圖案沒有彼此連接，并且第 二目標圖案中的每個形成單獨的圖案。在第一目標圖案和第二目標圖案的端部處形成接觸 圖案C，其中，接觸圖案C交替地形成在第一 目標圖案和第二目標圖案的端部處，并且形成 有接觸圖案C的第一 目標圖案的端部和形成有接觸圖案C的第二目標圖案的端部位于相對 在第一目標圖案的一些右端和一些左端處形成突起，其中，每個突起的寬度大于 每個線圖案的寬度。這里，突起被形成為使得第一目標圖案的端部之間的最小分離間隔S 小于每個間隔物圖案寬度的兩倍。因此，第二目標圖案沒有彼此連接，并且第二目標圖案中 的每個形成單獨的圖案。 參照圖31，示出了其中最后形成第三材料膜圖案600(對應于圖16至圖27中的 600)的半導體精細圖案。第三材料膜圖案600由第一目標圖案(圖31中表示為"第一") 和第二目標圖案(圖3 1中表示為"第二")形成。第一目標圖案形成在與第二材料膜圖案 (對應于圖16至圖27中的300)相對應的區域中；而第二目標圖案形成在與去除第二材料 膜圖案之前由間隔物圖案(對應于圖16至圖27中的400)所暴露的第一材料膜(對應于 圖16至圖27中的200)中的部分相對應的區域中。第二目標圖案沒有彼此連接，并且第二 目標圖案中的每個形成單獨的圖案。接觸圖案C交替地形成在第一目標圖案和第二目標圖 案的一些端部處，其中，在每3(或大于3的倍數)個第一目標圖案端部和第二目標圖案端 部，形成有接觸圖案C的第一目標圖案端部和形成有接觸圖案C的第二目標圖案端部位于 相對側。雖然沒有在圖31中示出，但是在每4 (或大于4的倍數)個或每5 (或大于5的倍 數)個第一 目標圖案端部和第二目標圖案端部，形成有接觸圖案C的第一 目標圖案的端部 和形成有接觸圖案C的第二目標圖案的端部可以位于相對側。 在第一目標圖案的一些右端和一些左端處形成突起，其中，每個突起的寬度大于 每個線圖案的寬度。這里，突起被形成為使得第一目標圖案的端部之間的最小分離間隔S 小于每個間隔物圖案寬度的2倍。因此，第二目標圖案沒有彼此連接，并且第二目標圖案中的每個形成單獨的圖案。輔助圖案(未示出)被形成為使得第一目標圖案的每個端部與每個輔助圖案之間的最小分離間隔S小于每個間隔物圖案寬度的2倍。因此，第二目標圖案沒有彼此連接，并且第二目標圖案中的每個形成單獨的圖案。 根據依照本發明主題的形成半導體器件的方法，與參照圖1至圖15的操作相比，可以用更簡化的操作來形成半導體器件的精細線圖案。 雖然已經參照本發明的示例性實施例具體示出和描述了本發明的主題，但是應該理解的是，可以在不脫離所附權利要求書的精神和范圍的情況下對其進行各種形式和細節上的改變。
權利要求
一種形成半導體器件的方法，所述方法包括在襯底上形成第一材料膜；在所述第一材料膜上形成線性第二材料膜圖案；在所述第二材料膜圖案的側壁上形成間隔物圖案；去除所述第二材料膜圖案，以暴露所述間隔物圖案之間的所述第一材料膜中的部分；去除所述第一材料膜的暴露部分，以形成第一材料膜圖案；以及在由所述第一材料膜圖案限定的溝槽中，形成第三材料膜圖案，其中，與所述第二材料膜圖案的端部毗鄰的所述第二材料膜圖案的相鄰第一部分被分離的距離小于單獨間隔物圖案寬度的2倍。
2. 根據權利要求1所述的方法，其中，所述第二材料膜圖案的所述相鄰第一部分被分 離的距離大于最小特征尺寸，以及其中，所述單獨間隔物圖案寬度大約等于所述最小特征 尺寸。
3. 根據權利要求1所述的方法，其中，所述第二材料膜圖案還包括平行的第二部分， 其中，所述第二材料膜圖案的所述第二部分中的相鄰第二部分被分離的距離大于所述單獨 間隔物圖案寬度的2倍。
4. 根據權利要求3所述的方法，其中，所述單獨間隔物圖案寬度大約為最小特征尺 寸，其中，所述第二材料圖案的所述相鄰第二部分之間的距離大約是所述最小特征尺寸的3 倍，以及其中，所述第二材料膜圖案的所述相鄰第一部分之間的距離大于所述最小特征尺 寸并且小于所述最小特征尺寸的2倍。
5. 根據權利要求1所述的方法，其中，在所述第一材料膜上形成線性第二材料膜圖案 的步驟包括形成平行的線圖案，其中，所述線圖案中的相鄰線圖案之間的距離大于所述單獨間隔 物圖案寬度的2倍；以及形成輔助圖案，所述輔助圖案被設置成使得所述輔助圖案與所述線圖案中每個線圖案 的至少一端之間的距離小于所述間隔物圖案中每個間隔物圖案寬度的2倍。
6. 根據權利要求5所述的方法，其中，所述單獨間隔物圖案寬度大約為最小特征尺寸， 其中，所述線圖案中的相鄰線圖案之間的距離大約為所述最小特征尺寸的3倍，以及其中， 所述輔助圖案與所述線圖案中每個線圖案的至少一端之間的距離大于所述最小特征尺寸 并且小于所述最小特征尺寸的2倍。
7. 根據權利要求5所述的方法，其中，在所述第一材料膜上形成線性第二材料膜圖案 的步驟還包括形成與所述線圖案中每個線圖案的所述至少一端毗鄰的突起。
8. 根據權利要求l所述的方法，其中，在由形成第一目標圖案和第二目標圖案的所述 第一材料膜圖案所限定的溝槽中，形成第三材料膜圖案，其中，所述第一目標圖案形成在與 所述第二材料膜圖案相對應的區域中，并且所述第二目標圖案形成在與去除所述第二材料 膜圖案之前由所述間隔物圖案所暴露的所述第一材料膜中的部分相對應的區域中，所述第 二目標圖案沒有彼此連接，并且所述第二目標圖案中的每個形成單獨的圖案。
9. 根據權利要求1所述的方法，還包括在形成所述第一材料膜圖案之后并且在形成 所述第三材料膜圖案之前，去除所述間隔物圖案；以及在形成所述第三材料膜圖案之后，去除所述第一材料膜圖案。
10. 根據權利要求1所述的方法，其中，所述第二材料膜圖案和所述間隔物圖案包括相 對于彼此提供蝕刻選擇性的材料。
11. 根據權利要求1所述的方法，其中，所述第一材料膜和所述間隔物圖案包括相對于 彼此提供蝕刻選擇性的材料。
12. 根據權利要求1所述的方法，其中，所述第一材料膜和所述第三材料膜圖案包括相 對于彼此提供蝕刻選擇性的材料。
13. 根據權利要求1所述的方法，其中，所述第二材料膜圖案和所述間隔物圖案包括相 對于彼此提供蝕刻選擇性的材料，以及其中，所述第一材料膜和所述第三材料膜圖案包括 相對于彼此提供蝕刻選擇性的材料。
14. 一種形成半導體器件的方法，所述方法包括 在襯底上形成第一材料膜；在所述第一材料膜上形成平行的線性第二材料膜圖案；在所述第二材料膜圖案的側壁上形成間隔物圖案，以留下所述第一材料膜的平行的暴 露第一線性部分；去除所述第二材料膜圖案，以暴露所述間隔物圖案之間的所述第一材料膜中的第二線 性部分；去除所述第一材料膜的所述第一暴露部分和所述第二暴露部分，以形成第一材料膜圖 案；以及在由所述第一材料膜圖案限定的溝槽中，形成平行的線性第三材料膜圖案， 其中，所述平行的線性第三材料膜圖案中的相鄰第三材料膜圖案被分離的距離大約等 于單獨間隔物圖案寬度。
15. 根據權利要求14所述的方法，其中，所述第二材料膜圖案具有的寬度大約為最小 特征尺寸，并且被分離的距離大約為所述最小特征尺寸的3倍，其中，所述單獨間隔物圖案 具有的寬度大約為所述最小特征尺寸。
16. 根據權利要求14所述的方法，其中，去除所述第一材料膜的所述第一暴露部分和 所述第二暴露部分以形成第一材料膜圖案的步驟包括使用所述間隔物圖案作為蝕刻掩 模，蝕刻所述第一材料膜的所述第一暴露部分和所述第二暴露部分。
17. 根據權利要求14所述的方法，其中，在所述第一材料膜上形成平行的線性第二材 料膜圖案的步驟包括在所述第一材料膜上形成第二材料膜；以及對所述第二材料膜進行構圖，以形成所述線性第二材料膜圖案，并且所述第二材料膜 圖案垂直地設置在相應線性第二材料膜圖案的端部處，并且所述第二材料膜圖案相互分離 的距離小于所述單獨間隔物圖案寬度的2倍。
全文摘要
本發明提供一種采用雙重構圖形成半導體器件的方法。在襯底上形成第一材料膜。在第一材料膜上形成線性第二材料膜圖案。在第二材料膜圖案的側壁上形成間隔物圖案，并且去除第二材料膜圖案，以暴露第一材料膜的位于間隔物圖案之間的部分。去除第一材料膜的暴露部分，以形成第一材料膜圖案。在由第一材料膜圖案限定的溝槽中，形成第三材料膜圖案。與第二材料膜圖案的端部毗鄰的第二材料膜圖案的相鄰第一部分被分隔的距離小于單個間隔物圖案的寬度的2倍。在一些實施例中，將第二材料膜圖案中的相鄰第一部分分隔的距離大于最小特征尺寸，并且單個間隔物圖案的寬度大約等于最小特征尺寸。
文檔編號B81C1/00GK101794733SQ20101000400
公開日2010年8月4日 申請日期2010年1月14日 優先權日2009年1月14日
發明者吳寅旭, 林南守, 薛鐘善 申請人:三星電子株式會社