<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

快速鑒相與自動傳輸單元的制作方法

文檔序號:5406484閱讀:266來源:國知局
專利名稱:快速鑒相與自動傳輸單元的制作方法
技術領域
本發明涉及一種用于陣列感應測井儀器的FPGA單片的鑒相與通訊單元。
背景技術
在目前的陣列感應測井儀器的FPGA (現場可編程門陣列)單片中,鑒 相技術主要是模擬技術鑒相和計算技術鑒相。模擬技術鑒相主要是通過對兩 道信號過零點的時基差異用模擬技術提取,其存在的主要問題是精度較難控 制和電路比較復雜。而計算技術鑒相目前只是以相關計算方法為主,其存在 的主要問題是需要搭建嵌入式運行系統,其最小系統從電路M^莫來講也是相 當不小的。發明內容本發明所要解決的技術問題在于提供一種快速鑒相與自動傳輸單元,能 夠實現微秒級快速和精度可調的鑒相與通訊功能。本發明的一種快速鑒相與自動傳輸單元,包括第一差分方波生成模塊、 第二差分方波生成模塊、第一整形銳^^莫塊、第二整形銳^Mt塊、數字采樣 模塊、數字濾波控制模塊、數字濾波才莫塊和通訊模塊;其中,所述第一差分方波生成才莫塊用于向一路待測信號疊加一定頻率和波長的 方波;所述第 一整形銳取漢塊用于將疊加了方波信號的一路信號轉變為同步窄 脈沖信號;所述第二差分方波生成;f莫塊用向二路待測信號疊加與所述第一差分方波生成模塊生成的頻率和波長相同的方波;
所述第二整形銳取模塊用于將所述第二差分方波生成才莫塊產生的方波變為同步窄脈沖;所述數字采樣才莫塊對第 一整形銳取溪塊和第二整形銳^4莫塊產生的兩路 窄脈沖進行延遲可編程控制、數字采樣與樣品甄別;所述數字濾波控制模塊用于對所述數字釆樣模塊采樣的數字信號的數字 濾波處理參數進行控制;所述數字濾波才莫塊用于對經過所述數字濾波控制^f莫塊濾波處理的數字信 號進行噪音去除處理;所述通訊才莫塊用于將所迷數字濾波才莫塊噪音處理的信號上傳。本發明具有如下有益效果1)本發明可以以微秒級的速度快速輸出相位差,因各種精度的位長耗時 小于待鑒信號的半周期,故無需涉及到模擬技術的非線性特質的離散性選擇 和穩定性差等問題,也無需涉及到嵌入式技術的算法運行等待與結構復雜等 問題;2 )本發明還可以實現精度無上限,而僅取決FPGA芯片規模與工藝技術, 克服了模擬技術需與器件精度掛鉤及嵌入式技術的時間換精度差等問題;3 )本發明體積小巧,即便加上通信功能也可方便地嵌入各種FPGA芯片 中,實現真正的'單片,技術,而無需模擬技術與嵌入式技術所需要的專門 電路。


圖l為本發明結構示意框圖;圖2為本發明信號處理流程圖;圖3為實現本發明部分單元的電路結構示意圖。
具體實施方式
如圖l、 2所示,本發明包括第一差分方波生成模塊3、第二差分方波
生成模塊4、第一整形銳取模塊5、第二整形銳取模塊6、數字采樣模塊7、 數字濾波控制模塊8、數字濾波模塊9和通訊模塊10。信號傳輸與處理的過 程如圖2所示,具體是一路信號1經過第一差分方波生成才莫塊3后,被疊加上2k的方波,經過 疊加后的信號傳輸到第一整形銳取漠塊5,第一整形銳^a莫塊5用于對一路 信號1進行整形和精確邊緣銳取,并由該第一整形銳取漠塊5生成同步窄脈 沖,然后該窄脈沖傳輸到數字采樣模塊7。二路信號2經過第二差分方波生成才莫塊4后^皮疊加上與第一差分方波生 成模塊3產生的波長和相位都相同的方波信號,疊加了方波信號的信號經過 第二整形銳:^t塊6后,也生成同步窄脈沖,并與第一整形銳^f莫塊5產生 的窄脈沖 一 同進入到數字采樣才莫塊7 。數字采樣才莫塊7對進來的兩路同步窄脈沖信號進行延遲可編程控制、數 字采樣與樣品甄別。數字濾波控制模塊8用于對數字采樣模塊7采樣的數字信號的數字濾波 處理參數進行控制。這樣,經過數字采樣模塊7采樣后的信號傳輸到數字濾波模塊9進行處 理,去除掉信號中的噪音信號等。最后,通過通訊才莫塊10將該經過濾波控制 的信號上傳,從而實現了快速鑒相和自動傳輸的功能。本發明第一整形銳取模塊5和第二整形銳糾莫塊6可以釆用圖3中電路 單元Al和電路單元A2所示的結構來實現,第一整形銳和漠塊5和第二整形 銳^t塊6可以共用一個JK觸發器。另外,數字采樣模塊7可以采用圖3中 電路單元A3所示的結構來實現,數字濾波控制才莫塊8可以采用電路單元A4 所示的結構來實現。由于模擬結構鑒相器比較典型的結構是由模擬乘法器與低通濾波器的串 接構成,而模擬乘法器與低通濾波器本身就具有結構復雜等諸多弊端;而嵌 入式技術是靠程序執行算出相位差,因此就存在速度慢、可靠性差等問題, 所以本發明與傳統的;f莫擬結構鑒相器和計算技術的嵌入式系統相比,不僅具 有可以以微秒級的速度快速輸出相位差的優點,而且還具有可以實現精度無
上限等優點。綜上所述,以上僅為本發明的較佳實施例而已,并非用于限定本發明的 保護范圍,因此,凡在本發明的精神和原則之內所作的任何修改、等同替換、 改進等,均應包含在本發明的保護范圍之內。
權利要求
1、快速鑒相與自動傳輸單元,其特征在于,包括第一差分方波生成模塊(3)、第二差分方波生成模塊(4)、第一整形銳取模塊(5)、第二整形銳取模塊(6)、數字采樣模塊(7)、數字濾波控制模塊(8)、數字濾波模塊(9)和通訊模塊(10);其中,所述第一差分方波生成模塊(3)用于向一路待測信號(1)疊加一定頻率和波長的方波;所述第一整形銳取模塊(5)用于將疊加了方波信號的模擬信號轉變為同步窄脈沖信號;所述第二差分方波生成模塊(4)用向另一路待測模擬信號(2)疊加與所述第一差分方波生成模塊(3)生成的頻率和波長相同的方波;所述第二整形銳取模塊(6)用于將所述第二差分方波生成模塊(4)產生的方波變為同步窄脈沖;所述數字采樣模塊(7)對第一整形銳取模塊(5)和第二整形銳取模塊(6)產生的兩路窄脈沖進行延遲可編程控制、數字采樣與樣品甄別;所述數字濾波控制模塊用于對所述數字采樣模塊采樣的數字信號的數字濾波處理參數進行控制;所述數字濾波模塊(9)用于對經過所述數字濾波控制模塊(8)濾波處理的數字信號進行噪音去除處理;所述通訊模塊(10)用于將所述數字濾波模塊(9)噪音處理的信號上傳。
全文摘要
本發明公開了一種快速鑒相與自動傳輸單元,包括第一差分方波生成模塊(3)、第二差分方波生成模塊(4)、第一整形銳取模塊(5)、第二整形銳取模塊(6)、數字采樣模塊(7)、數字濾波控制模塊(8)、數字濾波模塊(9)和通訊模塊(10)。本發明不僅可以以微秒級的速度快速輸出相位差,而且還可以實現精度無上限。
文檔編號E21B47/00GK101392645SQ20081011883
公開日2009年3月25日 申請日期2008年8月25日 優先權日2008年8月25日
發明者瑞 張 申請人:中國海洋石油總公司;中海油田服務股份有限公司
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影