本公開涉及衛星測控及地面測試、實驗室測試、指標自動測試等領域，尤其涉及一種基于fpga的系統內部校時系統及其工作方法。
背景技術：
1、現今，衛星測試是在建立地面測試系統與衛星之間的星地通信信道基礎上，通過星地通信信道進行星地之間的信息交互，完成衛星的各類測試項目。一方面，地面測試系統通過星地通信信道向衛星發送地面遙控指令，對衛星的狀態進行設置和控制；另一方面，地面測試系統通過星地通信信道接收衛星下傳的遙測數據，獲取衛星的當前健康狀態，接收衛星下傳的數傳數據，對衛星有效載荷的運行狀態和結果進行分析。在衛星地面測試過程中，數據注入的時間符合精度、遙控指令的發令時延和發令時間精度等指標要求極為重要。
2、上位機系統被廣泛應用于衛星測控及地面測試、實驗室測試、指標自動測試等領域。通常上位機系統由上位機軟件和硬件兩大部分構成，主要包括：(a)上位機軟件：上位機軟件是上位機系統中的核心部分，負責對采集到的原始數據進行處理、監測和控制，常見的上位機軟件有visual?studio、labview等；(b)上位機硬件：上位機硬件通常采用嵌入式pc機、工控機等設備，作為上位機系統的控制中心；(c)下位機設備：下位機設備指被上位機控制和監測的設備，包括plc、傳感器等；(d)通訊接口：上位機和下位機設備之間通常采用串口、以太網接口等進行數據傳輸。
3、現有的地面測試軟件本地時間信息統一方法，多采用外部b碼和網絡授時相結合的方式，但在實驗室環境下或者外場試驗環境下，網絡授時和提供外部b碼的時統設備，受場地和外界因素的影響，無法正常使用，給測試過程帶來不便。
4、因此，希望有一種技術方案來克服或至少減輕現有技術的至少一個上述缺陷。
5、對此，目前市面上也尚未有解決上述技術問題的技術方案。
技術實現思路
1、針對相關技術中的上述技術問題，本公開提出可實現安裝前篩選出在產品需求功率范圍內且能夠恒功率控制的一種基于fpga的系統內部校時系統，能夠克服現有技術存在的上述不足。
2、為實現上述技術目的，本公開的技術方案是這樣實現的：
3、本公開第一個目的在于提供一種基于fpga的系統內部校時系統，包括相互配合的上位機軟件和fpga單元，fpga單元包括外部b碼接收模塊和依次首尾串接的寄存器、時間值提取模塊、內部b碼生成模塊、內外b碼切換模塊、時間信息生成模塊、系統校時模塊；
4、其中，上位機軟件的輸出端連接至寄存器的輸入端；寄存器的輸出端分別連接至時間值提取模塊的輸入端、內部b碼生成模塊的輸入端、內外b碼切換模塊的輸入端；時間值提取模塊的輸出端連接至內部b碼生成模塊的輸入端，內部b碼生成模塊的輸出端連接至內外b碼切換模塊的輸入端，內外b碼切換模塊的輸出端連接至時間信息生成模塊的輸入端，時間信息生成模塊的輸出端連接至系統校時模塊的輸入端，系統校時模塊的輸出端連接至上位機軟件的輸入端；外部b碼接收模塊的輸出端連接至內外b碼切換模塊的輸入端；
5、上位機軟件：初始化上位機、設定系統參數，向寄存器傳遞系統參數；向寄存器傳遞時間校準信號、b碼選擇信號和軟件本地時間信息；接收并解析系統校時模塊的輸出時間，并根據解析結果最終對上位機系統的本地時間予以校準；
6、寄存器：接收并暫存上位機軟件傳送的系統參數、時間校準信號、軟件本地時間信息、b碼選擇信號，給時間值提取模塊傳送系統參數、時間校準信號和軟件本地時間信息，給內部b碼生成模塊傳遞系統參數，給內外b碼切換模塊傳送b碼選擇信號；
7、時間值提取模塊：首先從寄存器接收系統參數、時間校準信號、軟件本地時間信息，然后通過時間校準信號對自身進行時間校準，依照系統參數將軟件本地時間信息轉化成共32bit的時間編碼信息，然后將時間編碼信息、時間校準信號一并傳送給內部b碼生成模塊，從而保證了時間編碼信息、時間校準信號的同步性；其中，時間編碼信息包括天、時、分、秒信息，天占10bit，時占6bit，分占7bit，秒占6bit，其余位的數據置為0，如圖2所示；
8、內部b碼生成模塊：首先從時間值提取模塊接收同步的時間編碼信息、時間校準信號，然后通過時間校準信號對自身進行時間校準，將時間編碼信息轉換為形式為串行碼元的內部b碼，并傳送給內外b碼切換模塊，從而保證了內部b碼與軟件本地時間信息同步；
9、外部b碼接收模塊：接收外部b碼，并傳送給內外b碼切換模塊，外部b碼形式同樣為串行碼元；
10、內外b碼切換模塊：從內部b碼生成模塊、外部b碼接收模塊分別接收內部b碼、外部b碼，從寄存器讀取b碼選擇信號，依據b碼選擇信號對內部b碼、外部b碼進行擇一選擇，將選擇結果作為結果b碼傳送給時間信息生成模塊；
11、時間信息生成模塊：將從內外b碼切換模塊接收的結果b碼，處理成48bit時間信息并傳送給系統校時模塊；48bit時間信息中，高32位存儲由當天的時、分、秒、毫秒所轉換累加成的累積毫秒信息，低16位存儲當天的微秒信息，如圖3所示；
12、系統校時模塊：將從時間信息生成模塊所接收的48bit時間信息，作為其的輸出時間轉發給上位機軟件，后續供上位機軟件接收解析后、以解析結果來對上位機系統的本地時間予以校準，48bit時間信息與輸出時間相同，從而保證整個上位機系統、fpga單元共用同一個結果b碼。
13、本公開主要解決上位機系統的校時工作。實施時，時間編碼信息可以參照圖2，48bit時間信息可以參照圖3。如圖2所示，時間編碼信息中時、分、秒，兩兩間隔設置，被置0的其余位可以起到間隔作用，從而更加便于讀取、處理、解析等。至于系統參數、時間校準信號、b碼選擇信號、軟件本地時間信息均可以參考現有技術實現。時間值提取模塊、內部b碼生成模塊如何通過時間校準信號進行自我時間校準，屬于現有技術。上位機軟件、寄存器、時間值提取模塊、內部b碼生成模塊、內外b碼切換模塊、時間信息生成模塊、系統校時模塊構成了一個校時操作的連接圈。
14、可優選地，內部b碼、外部b碼均為irig-b碼格式。irig-b格式是一種國際通用的b碼格式，是由美國靶場儀器組（interrange?instrumentation?group，縮寫irig）所定義的irig-b?時間同步碼標準，此處為公知常識。內部b碼、外部b碼的串行碼元形式，為本領域公知常識或現有技術。
15、可優選地，上位機軟件按照指定用戶的參數來設定系統參數，指定用戶的參數包括幀長、幀格式、數據速率等。系統參數為現有技術。
16、可優選地，上位機軟件通過dma（direct?memory?access）方式，向寄存器傳遞數據。
17、可優選地，上位機軟件對輸出時間或48bit時間信息的解析過程中，通過輸出時間或48bit時間信息中存儲的累積毫秒信息，來計算出當天對應的時、分、秒、毫秒，如圖4所示；上位機軟件另通過輸出時間或48bit時間信息中存儲的微秒信息，解析出當天對應的微秒。
18、可優選地，外部b碼接收模塊接收外部b碼的具體過程可以為---外部b碼通過ttl從上位機系統的通道板端口sma輸入，另經過上位機系統的驅動器轉換成1.8v單端信號，后傳送給外部b碼接收模塊。ttl、通道板、端口sma、1.8v信號，單端輸入信號，均可通過現有技術實現。
19、可優選地，內外b碼切換模塊從寄存器讀取b碼選擇信號，從內部b碼生成模塊接收內部b碼，從外部b碼接收模塊接收外部b碼，依據時間校準信號對內部b碼、外部b碼進行擇一選擇，將選擇結果作為結果b碼傳送給時間信息生成模塊。后續，時間信息生成模塊將接收的結果b碼處理成48bit時間信息，然后傳送給系統校時模塊；系統校時模塊將接收48bit時間信息，作為輸出時間傳送給上位機軟件，上位機軟件接收并解析系統校時模塊的輸出時間，并根據解析結果最終對上位機系統的本地時間予以校準，從而保證了上位機系統、fpga單元共用同一個結果b碼。其中，傳遞方式可以為：結果b碼通過上位機的板間互連線送入上位機的設備背板，使上位機中的所有板卡及fpga單元共用同一個b碼，然后傳送給時間信息生成模塊。
20、本公開第二目的在于提供基于fpga的系統內部校時系統的工作方法，包括以下步驟：
21、s1初始化：上位機軟件初始化上位機、設定系統參數，向寄存器傳遞系統參數，定義用來時間校準的最終校準時間fct；
22、s2循環發送信號：上位機軟件循環不斷地，每隔循環周期t向寄存器發送一次動態變化的時間校準信號、軟件本地時間信息、b碼選擇信號；其中，軟件本地時間信息為上位機軟件自身的本地時間；時間校準信號為高低脈沖信號，高電平時有效，且高電平持續時間為m；
23、s3是否允許校時：若時間校準信號為高電平，允許校時操作，繼續s4；否則，不允許校時操作，應當繼續等待，故返回s2；
24、s4是否存在網絡授時：若上位機軟件正在使用網絡授時，說明應當采用網絡校時方式，即將當前網絡時間賦值給最終校準時間fct，直接跳至s12；否則，說明應當采用系統校時方式，繼續s5；
25、s5產生時間編碼：
26、s5.1：首先，時間值提取模塊從寄存器接收軟件本地時間信息、系統參數、時間校準信號；
27、s5.2：然后，時間值提取模塊通過時間校準信號對自身進行時間校準，依照系統參數將軟件本地時間信息轉化成時間編碼信息，從而保證了時間編碼信息、時間校準信號保持同步；
28、s5.3：最后，時間值提取模塊將保持同步的時間編碼信息、時間校準信號傳送給內部b碼生成模塊；
29、s6產生內部b碼：
30、s6.1：首先，內部b碼生成模塊接收時間值提取模塊傳遞的時間編碼信息、時間校準信號；
31、s6.2：然后，內部b碼生成模塊通過時間校準信號對自身進行時間校準；
32、s6.3：最后，內部b碼生成模塊將時間編碼信息轉換為形式為串行碼元的內部b碼，將內部b碼傳送給內外b碼切換模塊，因此內部b碼與軟件本地時間信息同樣保持同步；
33、s7接收外部b碼：外部b碼接收模塊接收外部b碼，并傳送給內外b碼切換模塊；
34、s8選定b碼：
35、s8.1：首先，內外b碼切換模塊從內部b碼生成模塊、外部b碼接收模塊分別接收內部b碼、外部b碼；
36、s8.2：然后，內外b碼切換模塊從寄存器讀取b碼選擇信號；
37、s8.3：最后，內外b碼切換模塊依據b碼選擇信號，對內部b碼、外部b碼進行擇一選擇，將選擇結果作為結果b碼傳送給時間信息生成模塊；
38、s9解析結果b碼：時間信息生成模塊，將接收的結果b碼解析并處理成48bit時間信息，然后將48bit時間信息傳送給系統校時模塊；
39、s10校時模塊預備：系統校時模塊，將從時間信息生成模塊接收的48bit時間信息，作為其的輸出時間傳送給上位機軟件；
40、s11解析輸出時間：上位機軟件，將從系統校時模塊接收的輸出時間予以解析，并將解析結果賦值給最終校準時間fct；
41、s12執行校時：上位機軟件使用最終校準時間fct，對上位機系統的本地時間予以校準，然后返回s2。
42、可優選地，s4具體包括以下步驟：
43、s4.1：檢查上位機軟件是否正在使用網絡授時；
44、s4.2：若是，應當采用網絡校時方式，即將當前網絡時間賦值給最終校準時間，直接跳至s11；否則，說明當前網絡校時無法實現，故應當采用系統校時方式，繼續s2.3；
45、s4.3：首先，上位機軟件產生其的軟件本地時間信息；
46、s4.4：然后，上位機軟件將軟件本地時間信息傳送給時間值提取模塊；
47、s4.5：最后，繼續s5。
48、可優選地，所述最終校準時間fct的精度精確到1μs。
49、可優選地，循環周期t視實際需要而定，優選為>=5s。
50、可優選地，高電平持續時間m小于循環周期t。即m<t。
51、可優選地，m可以視實際需要而定，高電平持續時間m優選為=2s。
52、可優選地，上位機軟件根據現場測試狀態，判斷應當使用哪種時間碼，從而產生b碼選擇信號。
53、本公開的有益效果：本公開提供的基于fpga的系統內部校時系統及其工作方法，可以保證測控基帶在實驗室測試及衛星地面模擬測試中設備的時間信息統一；在無網絡授時的情況下，亦能保證設備各個分系統之間的時間統一，確保測試結果準確，精度高。本公開可以解決，在無網絡授時和外部統一b碼的情況下，引入測量誤差所導致實際測試值與理論值差距較大的技術問題。
54、本公開可以解決，現有技術中在無網絡授時和外部統一b碼的情況下，引入測量誤差所導致實際測試值與理論值差距較大的技術問題。本公開可以保證設備各個分系統之間的時間統一，確保測試結果準確，精度可至微秒級，從而具備以下優勢：
55、(a).采用基于fpga的方法，實現系統內部時間校準方法。
56、(b).通過內外b碼選擇模塊，簡潔快速的實現了系統中所有板卡及fpga共用同一b碼，此方法簡單且易操作，不需要借助外部設備進行時間統一，保證測試結果的準確性和高精度。
57、(c).可以針對不同的實驗、試驗、測試、聯試等應用場合，靈活適應各種衛星地面測試要求。
58、(d).通過采用模塊化設計，在需要時可以很方便的增加系統中設備數量。