專利名稱：：多重電壓調整電路的制作方法
技術領域：
：本發明是關于選擇直流對直流升壓與低漏電輸出的電壓調整電路，特別是關于不需額外輸入接腳即可選擇直流對直流升壓或低漏電輸出的多重電壓調整電路。
背景技術：
：圖1為一般升壓(BOOST)模式的直流對直流(DCDC)電壓調整電路。該DCDC電壓調整電路10是將電壓源模塊11的電壓值提升至所需的輸出電壓Vout。亦即，輸出電壓Vout的電壓值高于電壓源Bl的電壓值。例如，將1.5伏特的電壓值提升至3.3伏特的電壓值。DCDC電壓調整電路10包含一電壓源模塊11、一DCDC控制單元12、以及兩個晶體管Ql與Q2。電壓源模塊11包含串聯的電壓源Bl與一電感Ll。NM0S晶體管Ql的源極連接于電壓源模塊11的負端、漏極連接于第一節點Nl,且第一節點N1連接于電壓源模塊ll的正端。PM0S晶體管Q2的源極接于第一節點Nl、漏極連接于第三節點N3，且第三節點N3作為電壓輸出端。DCDC控制單元12還利用一輸入端II接收第三節點N3的電壓值。DCDC控制單元12輸出控制信號來分別控制晶體管Ql與Q2的動作，使輸出電壓Vout保持在預定值。圖2為公知低漏電輸出(Lowdropoutput,LD0)的電壓調整電路。該LD0電壓調整電路20是將電壓源模塊21的電壓值降低至所需的輸出電壓Vout。亦即，輸出電壓Vout的電壓值低于電壓源模塊21的電壓值。例如，將3伏特的電壓值降低至1.8伏特的電壓值。LD0電壓調整電路20包含一電壓源模塊21、一LD0控制單元22、以及一晶體管Q2。PM0S晶體管Q2的源極接于第一節點N1、漏極連接于第三節點N3，且第三節點N3作為電壓輸出端。LD0控制單元22輸出控制信號來控制晶體管Q2的動作，使輸出電壓Vout保持在預定值。圖l與圖2的電壓調整電路使用了不同的控制單元，亦即DCDC控制單元12與LD0控制單元22。至于DCDC控制單元12與LD0控制單元22的架構與控制方法為公知技術，不再此重復說明。另外，由于便攜式(Portable)的系統常有雙電源系統，一個為比較高的電壓，一個則是數字的核心低電壓。而產品常常同一個集成電路且需要應用到使用一個電池或是二個電池，或是使用鋰電池的電源。所以在系統上同一個電源處理系統就必需能把不同輸入電壓的電源轉成適合系統可以使用電壓。為了讓系統可以讓電路最簡化，電路便要盡量重復使用。而所用來選擇不同模式的方法也必需能在穩定以及不增加PAD和成本之下達成。圖3與圖4為一般兼具DCDC與LD0的電壓調整電路，其中圖3為DCDC電壓調整電路，而圖4為LD0電壓調整電路。如圖3所示，DCDC電壓調整電路30與圖1類似，包含一電壓源模塊ll、一電壓控制單元32、以及兩個晶體管Ql與Q2，而電壓控制單元32以及兩個晶體管Ql與Q2是設計于集成電路(IC)內，如虛線35所示。而電壓控制單元32還新增一個輸入端I2來接收一選擇信號，而該選擇信號則由集成電路35的額外的接腳(PAD)PA來輸入。而在該實施例中，選擇信號為接地信號時，該電壓調整電路為DCDC電壓調整電路。NMOS晶體管Ql的源極經由集成電路35的接點連接于電壓源模塊11的負端。如圖4所示，LDO電壓調整電路40與圖3類似，包含一電壓源模塊21、一電壓控制單元32、以及兩個晶體管Ql與Q2。該LDO電壓調整電路40與LDO電壓調整電路30架構均相同，唯一不同點是LDO電壓調整電路40的接腳PA連接于電壓源模塊21的正端，而LDO電壓調整電路30的接腳PA連接于電壓源模塊21的負端。所以，如圖3與圖4所示，DCDC電壓調整電路30與LDO電壓調整電路40均使用相同的電壓控制單元3.2,而利用額外的接腳PA來作為選擇信號的輸入端。如上所述，圖l與圖2的電壓調整電路使用了不同的控制單元，亦即DCDC控制羊元12與LDO控制羊元2"而圖3與圖4則使用相同的電壓控制羊元32。但是，雖然圖3與圖4使用相同的電壓控制單元32,但該電壓控制單元32卻需要額外的接腳PA來作為不同功能的選擇信號的輸入端。
發明內容有鑒于上述問題，本發明的目的是提出一種使用相同電壓控制單元，且不需額外接腳并可正確地判斷DCDC或LD0功能的DCDC/LD0多重電壓調整電路。為達成上述目的，本發明DCDC/LD0多重電壓調整電路，是將一電壓源模塊的電壓值提升或降低后產生一輸出電壓。該多重電壓調整電路包含一第一晶體管，其第一端與第二端分別連接于一第一節點與一第二節點，且該第一節點連接于電壓源;溪塊的正端；一第二晶體管，其第一端與第二端分別連接于第一節點與一電壓輸出節點；以及一電壓控制單元，具有一第一輸出接點與一第二輸出接點并分別用來控制第一晶體管與第二晶體管的動作，使輸出電壓為一預設的電壓值，該電壓控制單元還具有一第一輸入接點、一第二輸入接點、以及一接地端，分別接于第二節點、電壓輸出節點、以及一接地節點，且該接地節點連接于電壓源模塊的負端，其中該電壓控制單元根據第二節點的電壓來作為DCDC或LD0的模式選擇信號。當第二節點連接于電壓源模塊的負端時，該電壓調整電路是用來將該電壓源模塊的電壓值提升，而當第二節點連接于電壓源模塊的正端時，該電壓調整電路是用來將該電壓源模塊的電壓值降低。圖1為一般升壓模式的DCDC電壓調整電路。圖2為利用圖1的架構來實施LDO的電壓調整電路。圖3為一般兼具DCDC與LD0的電壓調整電路，且設計為DCDC電壓調整電路。圖4為一般兼具DCDC與LD0的電壓調整電路，且設計為LDO電壓調整電路。圖5為本發明DCDC與LDO的電壓調整電路，且設計為DCDC電壓調整電路。圖6為本發明DCDC與LDO的電壓調整電路，且設計為LDO電壓調整電路。符號說明10、30、50DCDC電壓調整電路11、21電壓源模塊Bl電壓源12DCDC控制單元20、40、60LDO電壓調整電路22LDO控制單元32、52電壓控制單元35、55、65集成電路LI電感具體實施方式以下參考圖式詳細說明本發明DCDC/LDO的電壓調整電路。圖5與圖6為本發明DCDC/LDO多重電壓調整電路，其中圖5為DCDC功能的電壓調整電路，而圖6為LDO功能的電壓調整電路。如圖5所示，DCDC功能的電壓調整電路50與圖3類似，包含一電壓源模塊ll、一電壓控制單元52、以及兩個晶體管Ql與Q2，其中電壓控制單元52以及兩個晶體管Ql與Q2系設計于集成電路55。在此實施例中，電壓源模11包含串聯的一電壓源B1(例如干電池)與一電感L1。第一晶體管Q1(在此實施例中為N0MS晶體管)的第一端(漏極)連接于一第一節點Nl、以及第二端(源極)連接于一第二節點N2。第二晶體管Q2(在此實施例中為PMOS晶體管)的第一端(源極)連接于第一節點N1、以及第二端(漏極)連接于一第三節點N3。電壓控制單元52具有一第一輸出端01、一第二輸出端02、一第一輸入端Il、一第二輸入端12、以及一接地端G。第一輸出端01與第二輸出端02分別用來控制晶體管Ql與Q2的柵極，使得輸出電壓Vout可以保持在一預設電壓值。在此DCDC電壓調整電路的架構中，第一節點Nl連接于電壓源模塊11的正端、第二節點N2經由接點連接于電壓源模塊11的負端Vss、而該接地節點亦經由另一接點連接于電壓源模塊ll的負端Vss、以及第三節點N3作為電壓輸出端。電壓控制單元52的第一輸入端II與第二輸入端12分別連接于第三節點N3與第二節點N2,且電壓控制單元52的接地端G連接于接地節點。而如圖6所示，LD0功能的電壓調整電路60包含一電壓源模塊61、一電壓控制單元52、以及兩個晶體管Ql與Q2。圖6的架構與圖5類似，其不同點為電壓源模塊61僅包含一電壓源Bl、以及第二節點經由接點連接于電壓源模塊11的正端。由于晶體管Ql在LDO功能的電壓調整電路是不需導通，因此本實施例將第二節點N2經由接點連接于電壓源模塊11的正端，一方面可避免晶體管Ql因噪聲或其它原因而導通，另一方面借由該第二節點N2的高電位來作為LDO功能的選擇信號。所以，如圖5與圖6所示，DCDC功能的電壓調整電路50與LDO功能的電壓調整電路60均使用相同的電壓控制單元52與晶體管Ql與Q2架構，且利用接收NOMS晶體管Ql的源極電壓(第二節點電壓)作為選擇信號，借以取代額外的輸入信號。因此，本發明的DCDC/LDO多重電壓調整電路使用相同電壓控制單元且不需額外接腳(如圖3與圖4所示的接腳PA)即可正確地判斷DCDC或LDO的功能。亦即，在圖3與圖4所示的電壓調整電路中，集成電路需要5個接腳；而本發明的電壓調整電路中，集成電路僅需要4個接腳。至于電壓控制單元52的架構與控制方法為公知技術，不再此重復說明。以上雖以實施例說明本發明，但并不因此限定本發明的范圍，只要不脫離本發明的宗旨，該行業者可進行備秤變形或變更。權利要求1.一種多重電壓調整電路，可應用于直流對直流升壓與低漏電輸出，并將一電壓源模塊的電壓值提升或降低后產生一輸出電壓，該多重電壓調整電路包含一第一晶體管，包含一第一端、一第二端以及一柵極，該第一晶體管的第一端連接于一第一節點，以及該第一晶體管的第二端連接于一第二節點，且該第一節點與前述電壓源模塊的正端連接；一第二晶體管，包含一第一端、一第二端以及一柵極，該第二晶體管的第一端連接于前述第一節點，以及該第二晶體管的第二端連接于一第三節點，且該第三節點作為一輸出電壓節點；以及一電壓控制單元，具有一第一輸出接點與一第二輸出接點并分別用來控制前述第一晶體管與前述第二晶體管的動作，使前述輸出電壓為一預設的電壓值，該電壓控制單元還具有一第一輸入接點、一第二輸入接點、以及一接地端，分別接于前述第二節點、前述輸出電壓節點、以及一接地節點，且該接地節點連接于前述電壓源模塊的負端，其中該電壓控制單元根據前述第二節點的電壓來作為直流對直流升壓或低漏電輸出的模式選擇信號；其中，當前述第二節點連接于前述電壓源模塊的負端時，該多重電壓調整電路是用來將該電壓源模塊的電壓值提升，而當前述第二節點連接于前述電壓源模塊的正端時，該多重電壓調整電路是用來將該電壓源模塊的電壓值降低。2.如權利要求l所述的多重電壓調整電路，其中當前述第二節點連接于前述電壓源模塊的負端時，前述電壓源模塊包含串聯一電壓源與一電感。3.如權利要求l所述的多重電壓調整電路，其中當前述第二節點連接于前述電壓源模塊的正端時，前述電壓源模塊為一電壓源。4.一種多重電壓調整電路，可應用于直流對直流升壓與低漏電輸出，并將一電壓源模塊的電壓值提升或降低后產生一輸出電壓，該多重電壓調整電路包含一腿OS晶體管，該NM0S晶體管的漏極連接于一笫一節點，以及該NM0S晶體管的源極連接于一第二節點，且該第一節點與前迷電壓源模塊的正端連接；一PM0S晶體管，該PMOS晶體管的源極連接于前述第一節點，以及該PM0S晶體管的漏極連接于一第三節點，且該第三節點作為一輸出電壓節點；以及一電壓控制單元，具有一第一輸出接點與一第二輸出接點并分別用來控制前述NMOS晶體管與前述PMOS晶體管的動作，使前述輸出電壓為一預設的電壓值，該電壓控制單元還具有一第一輸入接點、一第二輸入接點、以及一接地端，分別接于前述第二節點、前述輸出電壓節點、以及一接地節點，且該接地節點連接于前述電壓源模塊的負端，其中該電壓控制單元根據前述第二節點的電壓來作為直流對直流升壓或低漏電輸出的模式選擇信號；其中，當前述第二節點連接于前述電壓源模塊的負端時，該多重電壓調整電路是用來將該電壓源模塊的電壓值提升，而當前述第二節點連接于前述電壓源模塊的正端時，該多重電壓調整電路是用來將該電壓源模塊的電壓值降低。5.如權利要求4所述的多重電壓調整電路，其中當前述第二節點連接于前述電壓源模塊的負端時，前述電壓源模塊包含串聯一電壓源與一電感。6.如權利要求4所述的多重電壓調整電路，其中當前述第二節點連接于前述電壓源模塊的正端時，前述電壓源模塊為一電壓源。全文摘要一種多重電壓調整電路，可應用于直流對直流升壓與低漏電輸出的電壓調整電路。該多重電壓調整電路包含一第一晶體管；一第二晶體管；以及一電壓控制單元，具有一第一輸出接點與一第二輸出接點并分別用來控制第一晶體管與第二晶體管的動作，使第三節點的輸出電壓為一預設的電壓值，該電壓控制單元還具有一第一輸入接點、一第二輸入接點以及一接地端。該電壓控制單元根據第二節點的電壓來作為直流對直流升壓或低漏電輸出之模式選擇信號。當第二節點連接于電壓源模塊的負端時，該電壓調整電路是用來將該電壓源模塊的電壓值提升，而當第二節點連接于電壓源模塊的正端時，該電壓調整電路是用來將該電壓源模塊的電壓值降低。文檔編號G05F1/10GK101132149SQ20061012181公開日2008年2月27日申請日期2006年8月24日優先權日2006年8月24日發明者廖棟才申請人:凌陽科技股份有限公司