專利名稱：基于cPCI總線的多類型信息采集處理系統的制作方法
技術領域：
本發明涉及一種電子測量系統，尤其涉及一種可應用于運載火箭綜合測試的基于cPCI總線的多類型信息采集處理系統。
背景技術：
運載火箭測試信號類型和數量眾多，導致測試設備種類繁多，目前廣泛應用于航天測試領域的測試設備包含了筆錄儀、GPIB、CAMAC、VXI等，眾多的數量和復雜的類型在運載火箭的測試過程中，帶來了諸多不足與缺陷首先，運載火箭部分分系統在測試過程中經常使用兩種甚至兩種以上測試設備，使得地面設備規模龐大，其本身的復雜性帶來了可靠性的降低，測試過程中測試設備的故 障時有發生，延誤測試周期。其次，繁多的測試設備還對日常操作以及新操作手的學習帶來了難度，增加了誤操作的可能性。再次，目前的測試設備價格昂貴，且不易維護。尤其是國外的專用產品、模塊，如果出現故障，則購買、維修周期長，甚至可能缺貨。此外，各測試設備獲取到的數據格式繁雜，難于處理與有效利用，自動分析判讀能力差，判讀工作極大程度的依賴人力。
發明內容
本發明的目的在于提供一種集成化程度高、體積小的基于cPCI總線的多類型信息采集處理系統。為達到上述目的，本發明提供了一種基于cPCI總線的多類型信息采集處理系統，包括前端設備和與其相連的后端設備，其中，所述前端設備，包括多路信號隔離調理電路，用于對輸入的多路時串信號、多路模擬信號、多路觸點信號和多路脈沖信號分別進行抗干擾隔離和電壓調理；第一 FPGA，用于控制所述多路時串信號隔離調理電路的輸出選通和數據采集，緩存所述多路信號隔離調理電路輸出的多路時串信號，并對所采集的信號進行濾波、邊沿判斷和組幀預處理，待本次采樣完成后將其寫入數字I/O卡的FIFO中；數字I/O卡，當其FIFO中存儲的多路時串信號達到設定存量或設定時間時，將其通過cPCI總線發送至單板電腦存儲；A/D采集卡，用于將所述多路信號隔離調理電路輸出的多路模擬信號轉變成對應的多路數字信號并存儲，當其FIFO中存儲的多路數字信號達到設定值時，將其通過所述cPCI總線發送至所述單板電腦存儲；第二 FPGA，用于采集、緩存和預處理所述多路信號隔離調理電路輸出的多路觸點信號和多路脈沖信號，并將其通過cPCI總線控制器及所述cPCI總線發送至所述單板電腦存儲；所述后端設備包括控制主機，用于通過通用網絡交換設備對該采集處理系統進行遠程控制，同時對所述單板電腦采集存儲的多路時串信號、多路數字信號、多路觸點信號和多路脈沖信號分別進行實時顯示、存儲、判斷分析和事后回放，當有超出對應預設范圍的，則突出顯示該信號并報警。本發明的基于cPCI總線的多類型信息采集處理系統，所述多路信號隔離調理電路包括若干路時串信號隔離調理電路，每路時串信號隔離調理電路用于將輸入電壓范圍為20V 40V的時串信號進行隔離調理，其包括型號為TLP114A的光耦、穩壓二極管D1、去耦電容Cl、二極管D2、限流電阻R1、上拉電阻R2和電容C2，穩壓二極管Dl的輸入端以及限流電阻Rl的一端分別對應與所述光耦的第I和第3引腳相連，去耦電容Cl和二極管D2分別接于穩壓二極管Dl和上拉電阻R2之間，穩壓二極管Dl的輸出端和限流電阻Rl的另一端分別對應作為的正極輸入端和負極輸入端，所述光耦的第6引腳接+5V且通過上拉電阻R2與光耦的第5引腳相連作為信號輸出端，電容C2的一端接+5V，其另一端與所述光耦的第4引腳一起接地。本發明的基于cPCI總線的多類型信息采集處理系統，所述多路信號隔離調理電 路包括若干路模擬信號隔離調理電路，每路模擬信號隔離調理電路用于將輸入信號范圍為-40V 40V的模擬信號進行隔離調理，并將隔離調離后的模擬信號調理衰減到所述A/D采集卡所需的-5V +5V的范圍內，其包括型號為0P07的運算放大器、型號為IS0124的隔離放大器、電阻ARl、電阻AR2、電阻AR3、電阻AR4、電阻AR5、電阻AR6、電阻AR7、電容ACl、電容AC2、穩壓管AD1、穩壓管AD2、量程選擇開關AS1、AS2和AS3，電阻ARl的一端作為正極輸入端，其另一端分別與電阻AR2的一端以及量程選擇開關ASl的一端相連，電阻AR2另一端分別與電阻AR3的一端以及量程選擇開關AS2的一端相連，電阻AR3另一端分別與電阻AR4的一端以及量程選擇開關AS3的一端相連，量程選擇開關AS1、AS2和AS3的另一端并接后分別與穩壓管ADl的輸入端以及電阻AR5的一端相連，電阻AR5的另一端與運算放大器的同向輸入端相連，穩壓管ADl的輸出端與穩壓管AD2的輸出端相連,穩壓管AD2的輸入端與電阻AR4的另一端連在一起作為負極輸入端，運算放大器的輸出端分別與其反向輸入端以及隔離放大器的第15引腳相連，隔離放大器的第7引腳與電阻AR6的一端相連，電阻AR6的另一端分別與電阻AR7的一端以及電容ACl的一端相連，電阻AR7的另一端與電容AC2的一端連在一起作為信號輸出端，電容ACl的另一端以及電容AC2的另一端接地。本發明的基于cPCI總線的多類型信息采集處理系統，所述多路信號隔離調理電路包括若干路觸點信號隔離調理電路，每路所述觸點信號隔離調理電路用于將觸點信號進行隔離調理，并將隔離調離后的觸點信號轉換成0 +5V電壓信號，其包括型號為WRA0512的直流電源模塊、型號為TLPl 14A的光耦、電阻R1、電阻R2、電容Cl、電容C2、電容C3、電容C4、電解電容C5、電解電容C6、穩壓管Dl和二極管D2,穩壓管Dl的輸入端與光稱的第I引腳相連，穩壓管Dl的輸出端作為負極輸入端，電容Cl和二極管D2并接于光耦的第I引腳和第3引腳之間，且二極管D2的輸入端、輸出端分別對應接光耦的第3引腳和第I引腳，光耦的第3引腳與直流電源模塊的第8引腳相連，光耦的第6引腳接+5V且通過電阻R2與其第5引腳相連作為信號輸出端，光耦的第4引腳接地且通過電容C2接+5V，電解電容C6和電容C3并接于直流電源模塊的第8引腳和第6引腳之間，且電解電容C6的正極、負極分別對應接直流電源模塊的第6引腳和第8引腳，直流電源模塊的第I引腳和第2引腳接+24V，直流電源模塊的第6引腳通過電阻Rl作為正極輸入端，電解電容C5和電容C4并接于直流電源模塊的第I引腳和第2引腳之間，且電解電容C5的正極、負極分別對應接直流電源模塊的第2引腳和第I引腳。本發明的基于cPCI總線的多類型信息采集處理系統，所述多路信號隔離調理電路包括若干路脈沖信號隔離調理電路，每路脈沖信號隔離調理電路用于將脈沖信號進行隔離調理，并將隔離調離后的脈沖信號轉換成5V的同頻率計數脈沖，其包括型號為TLP114A的光耦、電容Cl、二極管D1、電阻R1、電阻R2和反相器，光耦的第I引腳通過電阻Rl作為正極輸入端，光耦的第3引腳作為負極輸入端，電容Cl和二極管Dl并接于光耦的第I引腳和第3引腳之間，且二極管Dl的輸入端和輸出端分別對應與光耦的第3引腳和第I引腳相連，光耦的第6引腳接+5V且通過電阻R2與其第5管腳連接在一起與反相器的輸入端相連，反相器的輸出端作為信號輸出端，光耦的第4引腳接地。本發明的基于cPCI總線的多類型信息采集處理系統，所述第一 FPGA每0. 2ms采樣一次數據，并將當前采樣到的數據與前0. 2ms采樣到的數據進行比較，如果發生了變化 則產生一個鎖存/輸出標志信號同時將新的數據重新鎖存到對應的FIFO中等待輸出，如果在一秒內所有數據均沒有發生變化，則FPGA輸出當前測試數據值，向測試系統確認自身工作狀態。本發明的基于cPCI總線的多類型信息采集處理系統，所述第二 FPGA根據系統軟件的命令對多路脈沖信號累加計數結果每40ms鎖存一次，所述第二 FPGA對多路觸點信號每Ims采樣一次，采樣后的數據鎖存于FPGA的FIFO中，觸點信號每Ims上傳一次，脈沖信號每40ms上傳一次，每個數據幀中均包含時間、地址、數據信息，為保證數據上傳過程中的可靠性，數據上傳采用“握手”模式進行。本發明的基于cPCI總線的多類型信息采集處理系統包括前端設備和與其相連的后端設備，其中前端設備中集成了用于采集多路時串信號、多路模擬信號、多路觸點信號和多路脈沖信號并對其進行預處理的多路信號隔離調理電路、第一 FPGA、數字I/O卡、A/D采集卡、第二 FPGA和單板電腦，而后端設備的控制主機則通過通用網絡交換設備對該采集處理系統進行遠程控制，同時對單板電腦采集存儲的多路時串信號、多路數字信號、多路觸點信號和多路脈沖信號分別進行實時顯示、存儲、判斷分析和事后回放，當有超出對應預設范圍的，則突出顯示該信號并報警，從而實現了多種類、多通道信號的集成化測試分析，并且該系統僅有前端設備和后端設備，總體積較小，實現了基于cPCI總線的多類型信息采集處理系統的小型化。
圖I為本發明的基于cPCI總線的多類型信息采集處理系統的結構示意圖；圖2為本發明的基于cPCI總線的多類型信息采集處理系統中每一路模擬信號隔離調理電路的電路原理圖；圖3為本發明的基于cPCI總線的多類型信息采集處理系統中每一路觸點信號隔離調理電路的電路原理圖；圖4為本發明的基于cPCI總線的多類型信息采集處理系統中每一路脈沖信號隔離調理電路的電路原理圖；圖5為本發明的基于cPCI總線的多類型信息采集處理系統中每一路時串信號隔離調理電路的電路原理圖。
具體實施例方式下面結合附圖對本發明的具體實施方式
進行詳細描述參考圖I所示，本實施例的基于cPCI總線的多類型信息采集處理系統包括前端設備和與其相連的后端設備，前端設備內集成了多路信號隔離調理電路、第一 FPGA、數字I/O卡、A/D采集卡、第二 FPGA和單板電腦，其中多路信號隔離調理電路，其用于對輸入的多路時串信號、多路模擬 信號、多路觸點信號和多路脈沖信號分別進行抗干擾隔離和電壓調理，該多路信號隔離調理電路包括512路時串信號隔離調理電路、128路模擬信號隔離調理電路、16路觸點信號隔離調理電路和32路脈沖信號隔離調理電路；第一 FPGA，其用于控制多路時串信號隔離調理電路的輸出選通和數據采集，緩存并預處理多路信號隔離調理電路輸出的多路時串信號，并對所采集的信號進行濾波、邊沿判斷和組幀等預處理，待本次采樣完成后將其寫入數字I/O卡的FIFO中，該第一 FPGA每O. 2ms采樣一次數據，并將當前采樣到的數據與前O. 2ms采樣到的數據進行比較，如果發生了變化則產生一個鎖存/輸出標志信號同時將新的數據重新鎖存到對應的FIFO中等待輸出，如果在一秒內所有數據均沒有發生變化，則FPGA輸出當前測試數據值，向測試系統確認自身工作狀態；數字I/O卡，當其FIFO中存儲的多路時串信號達到設定存量或設定時間時，將其通過cPCI總線發送至單板電腦存儲；A/D采集卡，其用于將多路信號隔離調理電路輸出的多路模擬信號轉變成對應的多路數字信號并存儲，當其FIFO中存儲的多路數字信號達到設定值時，將其通過cPCI總線發送至單板電腦存儲；第二FPGA根據系統軟件的命令對多路脈沖信號累加計數結果每40ms鎖存一次，第二 FPGA對多路觸點信號每Ims采樣一次，采樣后的數據鎖存于FPGA的FIFO中，觸點信號每Ims上傳一次，脈沖信號每40ms上傳一次，每個數據幀中均包含時間、地址、數據信息，為保證數據上傳過程中的可靠性，數據上傳采用“握手”模式進行。而后端設備主要包括控制主機，其通過通用網絡交換設備對該采集處理系統進行遠程控制，同時對單板電腦采集存儲的多路時串信號、多路數字信號、多路觸點信號和多路脈沖信號分別進行實時顯示、存儲、判斷分析和事后分析，當有超出對應預設范圍的，則突出顯示該信號并報警，其中，分析判斷所使用的判據可根據使用者的需求進行開放式設置。結合圖2所示，其中，每路模擬信號隔離調理電路用于將輸入信號范圍為-40V 40V的模擬信號進行隔離調理，并將隔離調離后的模擬信號調理衰減到A/D采集卡所需的-5V +5V的范圍內。每路模擬信號隔離調理電路的采樣頻率默認IkHz/通道，采樣周期可以根據用戶要求進行更改，不同通道的采樣率設置可以不同。每路模擬信號隔離調理電路包括型號為0P07的運算放大器、型號為IS0124的隔離放大器、電阻AR1、電阻AR2、電阻AR3、電阻AR4、電阻AR5、電阻AR6、電阻AR7、電容AC I、電容AC2、穩壓管ADI、穩壓管AD2、量程選擇開關AS1、AS2和AS3，電阻ARl的一端作為正極輸入端，其另一端分別與電阻AR2的一端以及量程選擇開關ASl的一端相連，電阻AR2另一端分別與電阻AR3的一端以及量程選擇開關AS2的一端相連，電阻AR3另一端分別與電阻AR4的一端以及量程選擇開關AS3的一端相連，量程選擇開關ASl的另一端、AS2的另一端以及AS3的另一端并接后分別與穩壓管ADl的輸入端以及電阻AR5的一端相連，電阻AR5的另一端與運算放大器的同向輸入端相連，穩壓管ADl的輸出端與穩壓管AD2的輸出端相連，穩壓管AD2的輸入端與電阻AR4的另一端連在一起作為負極輸入端，運算放大器的輸出端分別與其反向輸入端以及隔離放大器的第15引腳相連，隔離放大器的第7引腳與電阻AR6的一端相連，電阻AR6的另一端分別與電阻AR7的一端以及電容ACl的一端相連，電阻AR7的另一端與電容AC2的一端連在一起作為信號輸出端，電容ACl的另一端以及電容AC2的另一端接地。結合圖3所示，其中，每路觸點信號隔離調理電路用于將觸點信號進行隔離調理，并將隔離調離后的觸點信號轉換成O +5V電壓信號，每路觸點信號隔離調理電路包括型號為WRA0512的直流電源模塊、型號為TLP114A的光耦、電阻R1、電阻R2、電容Cl、電容C2、電容C3、電容C4、電解電容C5、電解電容C6、穩壓管Dl和二極管D2，穩壓管Dl的輸入端與光率禹的第I引腳相連，穩壓管Dl的輸出端作為負極輸入端，電容Cl和二極管D2并接于光耦的第I引腳和第3引腳之間，且二極管D2的輸入端、輸出端分別對應接光耦的第3引腳和第I引腳，光耦的第3引腳與直流電源模塊的第8引腳相連，光耦的第6引腳接+5V且通、過電阻R2與其第5引腳相連作為信號輸出端接于第二 FPGA的信號輸入端，光耦的第4引腳接地且通過電容C2接+5V，電解電容C6和電容C3并接于直流電源模塊的第8引腳和第6引腳之間，且電解電容C6的正極、負極分別對應接直流電源模塊的第6引腳和第8引腳，直流電源模塊的第I引腳和第2引腳接+24V，直流電源模塊的第6引腳通過電阻Rl作為正極輸入端，電解電容C5和電容C4并接于直流電源模塊的第I引腳和第2引腳之間，且電解電容C5的正極、負極分別對應接直流電源模塊的第2引腳和第I引腳。結合圖4所示，每路脈沖信號隔離調理電路用于將脈沖信號進行隔離調理，并將隔離調離后的脈沖信號轉換成5V的同頻率計數脈沖，每路脈沖信號隔離調理電路包括型號為TLP114A的光耦、電容Cl、二極管D1、電阻R1、電阻R2和反相器，光耦的第I引腳通過電阻Rl作為正極輸入端，光稱的第3引腳作為負極輸入端，電容Cl和二極管Dl并接于光耦的第I引腳和第3引腳之間，且二極管Dl的輸入端和輸出端分別對應與光耦的第3引腳和第I引腳相連，光耦的第6引腳接+5V且通過電阻R2與其第5管腳連接在一起與反相器的輸入端相連，反相器的輸出端作為信號輸出端接于第二 FPGA的信號輸入端，光耦的第4引腳接地。結合圖5所示，每路時串信號隔離調理電路用于將輸入電壓范圍為20V 40V的時串信號進行隔離調理，而當輸入信號電平低于14V和脈沖寬度小于Ims的窄脈沖信號不予接收，并且對輸入信號的上升沿和下降沿均響應并計時，當不同輸入沿變化間隔小于Ims的可視為同時到來，計時的分辨率不大于O. 2ms。每路時串信號隔離調理電路包括型號為TLPl14A的光耦、穩壓二極管D1、去耦電容Cl、二極管D2、限流電阻R1、上拉電阻R2和電容C2，穩壓二極管Dl的輸入端以及限流電阻Rl的一端分別對應與光耦的第I和第3引腳相連，去耦電容Cl和二極管D2分別接于穩壓二極管Dl和上拉電阻R2之間，穩壓二極管Dl的輸出端和限流電阻Rl的另一端分別對應作為的正極輸入端和負極輸入端，光耦的第6引腳接+5V且通過上拉電阻R2與光稱的第5引腳相連作為信號輸出端接于第一 FPGA的信號輸入總線，電容C2的一端接+5V，其另一端與光耦的第4引腳一起接地。以上的實施例僅僅是對本發明的優選實施方式進行描述，并非對本發明的范圍進行限定，在不脫離本發明設計精神的前提下，本領域普通工程技術人員對本發明的技術方案作出的各種變形和改進，均應落入本發明的權利要求書確定的保護范圍內。
權利要求
1.一種基于cPCI總線的多類型信息采集處理系統，其特征在于，包括前端設備和與其相連的后端設備，其中， 所述前端設備，包括 多路信號隔離調理電路，用于對輸入的多路時串信號、多路模擬信號、多路觸點信號和多路脈沖信號分別進行抗干擾隔離和電壓調理； 第一 FPGA，用于控制所述多路時串信號隔離調理電路的輸出選通和數據采集，緩存所述多路信號隔離調理電路輸出的多路時串信號，并對所采集的信號進行濾波、邊沿判斷和組幀預處理，待本次采樣完成后將其寫入數字I/O卡的FIFO中； 數字I/O卡，當其FIFO中存儲的多路時串信號達到設定存量或設定時間時，將其通過cPCI總線發送至單板電腦存儲； A/D采集卡，用于將所述多路信號隔離調理電路輸出的多路模擬信號轉變成對應的多路數字信號并存儲，當其FIFO中存儲的多路數字信號達到設定值時，將其通過所述cPCI總線發送至所述單板電腦存儲； 第二 FPGA，用于采集、緩存和預處理所述多路信號隔離調理電路輸出的多路觸點信號和多路脈沖信號，并將其通過cPCI總線控制器及所述cPCI總線發送至所述單板電腦存儲； 所述后端設備包括控制主機，用于通過通用網絡交換設備對該采集處理系統進行遠程控制，同時對所述單板電腦采集存儲的多路時串信號、多路數字信號、多路觸點信號和多路脈沖信號分別進行實時顯示、存儲、判斷分析和事后回放，當有超出對應預設范圍的，則突出顯示該信號并報警。
2.根據權利要求I所述的基于cPCI總線的多類型信息采集處理系統，其特征在于，所述多路信號隔離調理電路包括若干路時串信號隔離調理電路，每路時串信號隔離調理電路用于將輸入電壓范圍為20V 40V的時串信號進行隔離調理，其包括型號為TLP114A的光耦、穩壓二極管Dl、去耦電容Cl、二極管D2、限流電阻R1、上拉電阻R2和電容C2，穩壓二極管Dl的輸入端以及限流電阻Rl的一端分別對應與所述光耦的第I和第3引腳相連，去耦電容Cl和二極管D2分別接于穩壓二極管Dl和上拉電阻R2之間，穩壓二極管Dl的輸出端和限流電阻Rl的另一端分別對應作為的正極輸入端和負極輸入端，所述光耦的第6引腳接+5V且通過上拉電阻R2與光耦的第5引腳相連作為信號輸出端，電容C2的一端接+5V，其另一端與所述光耦的第4引腳一起接地。
3.根據權利要求I所述的基于cPCI總線的多類型信息采集處理系統，其特征在于，所述多路信號隔離調理電路包括若干路模擬信號隔離調理電路，每路模擬信號隔離調理電路用于將輸入信號范圍為-40V 40V的模擬信號進行隔離調理，并將隔離調離后的模擬信號調理衰減到所述A/D采集卡所需的-5V +5V的范圍內，其包括型號為0P07的運算放大器、型號為IS0124的隔離放大器、電阻AR1、電阻AR2、電阻AR3、電阻AR4、電阻AR5、電阻AR6、電阻AR7、電容ACl、電容AC2、穩壓管ADl、穩壓管AD2、量程選擇開關AS I、AS2和AS3，電阻ARl的一端作為正極輸入端，其另一端分別與電阻AR2的一端以及量程選擇開關ASl的一端相連，電阻AR2另一端分別與電阻AR3的一端以及量程選擇開關AS2的一端相連，電阻AR3另一端分別與電阻AR4的一端以及量程選擇開關AS3的一端相連，量程選擇開關ASU AS2和AS3的另一端并接后分別與穩壓管ADl的輸入端以及電阻AR5的一端相連，電阻AR5的另一端與運算放大器的同向輸入端相連,穩壓管ADl的輸出端與穩壓管AD2的輸出端相連，穩壓管AD2的輸入端與電阻AR4的另一端連在一起作為負極輸入端，運算放大器的輸出端分別與其反向輸入端以及隔離放大器的第15引腳相連，隔離放大器的第7引腳與電阻AR6的一端相連，電阻AR6的另一端分別與電阻AR7的一端以及電容ACl的一端相連，電阻AR7的另一端與電容AC2的一端連在一起作為信號輸出端，電容ACl的另一端以及電容AC2的另一端接地。
4.根據權利要求I所述的基于cPCI總線的多類型信息采集處理系統，其特征在于，所述多路信號隔離調理電路包括若干路觸點信號隔離調理電路，每路所述觸點信號隔離調理電路用于將觸點信號進行隔離調理，并將隔離調離后的觸點信號轉換成O +5V電壓信號，其包括型號為WRA0512的直流電源模塊、型號為TLP114A的光耦、電阻R1、電阻R2、電容Cl、電容C2、電容C3、電容C4、電解電容C5、電解電容C6、穩壓管Dl和二極管D2，穩壓管Dl的輸入端與光稱的第I引腳相連，穩壓管Dl的輸出端作為負極輸入端，電容Cl和二極管D2并接于光耦的第I引腳和第3引腳之間，且二極管D2的輸入端、輸出端分別對應接光耦的第3引腳和第I引腳，光耦的第3引腳與直流電源模塊的第8引腳相連，光耦的第6引腳接 +5V且通過電阻R2與其第5引腳相連作為信號輸出端，光耦的第4引腳接地且通過電容C2接+5V，電解電容C6和電容C3并接于直流電源模塊的第8引腳和第6引腳之間，且電解電容C6的正極、負極分別對應接直流電源模塊的第6引腳和第8引腳，直流電源模塊的第I引腳和第2引腳接+24V，直流電源模塊的第6引腳通過電阻Rl作為正極輸入端，電解電容C5和電容C4并接于直流電源模塊的第I引腳和第2引腳之間，且電解電容C5的正極、負極分別對應接直流電源模塊的第2引腳和第I引腳。
5.根據權利要求I所述的基于cPCI總線的多類型信息采集處理系統，其特征在于，所述多路信號隔離調理電路包括若干路脈沖信號隔離調理電路，每路脈沖信號隔離調理電路用于將脈沖信號進行隔離調理，并將隔離調離后的脈沖信號轉換成5V的同頻率計數脈沖，其包括型號為TLP114A的光耦、電容Cl、二極管D1、電阻R1、電阻R2和反相器，光耦的第I引腳通過電阻Rl作為正極輸入端，光耦的第3引腳作為負極輸入端，電容Cl和二極管Dl并接于光耦的第I引腳和第3引腳之間，且二極管Dl的輸入端和輸出端分別對應與光耦的第3引腳和第I引腳相連，光耦的第6引腳接+5V且通過電阻R2與其第5管腳連接在一起與反相器的輸入端相連，反相器的輸出端作為信號輸出端，光I禹的第4引腳接地。
6.根據權利要求I所述的基于cPCI總線的多類型信息采集處理系統，其特征在于，所述第一 FPGA每0. 2ms采樣一次數據，并將當前采樣到的數據與前0. 2ms采樣到的數據進行比較，如果發生了變化則產生一個鎖存/輸出標志信號同時將新的數據重新鎖存到對應的FIFO中等待輸出，如果在一秒內所有數據均沒有發生變化，則FPGA輸出當前測試數據值，向測試系統確認自身工作狀態。
7.根據權利要求I所述的基于cPCI總線的多類型信息采集處理系統，其特征在于，所述第二 FPGA根據系統軟件的命令對多路脈沖信號累加計數結果每40ms鎖存一次，所述第二 FPGA對多路觸點信號每Ims采樣一次，采樣后的數據鎖存于FPGA的FIFO中，觸點信號每Ims上傳一次，脈沖信號每40ms上傳一次，每個數據幀中均包含時間、地址、數據信息，為保證數據上傳過程中的可靠性，數據上傳采用“握手”模式進行。
全文摘要
本發明公開了一種基于cPCI總線的多類型信息采集處理系統，包括前端設備和與其相連的后端設備，前端設備中集成了用于采集多路時串信號、多路模擬信號、多路觸點信號和多路脈沖信號并對其進行預處理的多路信號隔離調理電路、第一FPGA、數字I/O卡、A/D采集卡、第二FPGA和單板電腦，而后端設備的控制主機對該采集處理系統進行遠程控制，對單板電腦存儲的多路時串信號、多路數字信號、多路觸點信號和多路脈沖信號分別進行實時或事后判斷分析，當有超出對應預設范圍的，則突出顯示該信號并報警，從而實現了基于cPCI總線的多種類、多通道測試信號采集的集成化和數據分析的智能化，并且該系統僅有前端設備和后端設備，總體積較小。
文檔編號G06F13/38GK102722463SQ201210146470
公開日2012年10月10日 申請日期2012年5月11日 優先權日2012年5月11日
發明者姚靜波, 張宇, 李巖, 王 華, 程龍, 蔡遠文, 解維奇, 辛朝軍 申請人:蔡遠文