處理器芯片仿真器的制造方法
【專利摘要】本發明公開了一種處理器芯片仿真器，包括：一仿真芯片，一存儲器；所述仿真芯片包括一處理器核和一初始化程序存儲器；所述仿真芯片的處理器核和存儲器通過第一數據/地址總線連接；所述仿真芯片內處理器核與初始化程序存儲器通過第二數據/地址總線連接；所述處理器核，在測試模式下讀取并執行初始化程序存儲器中的初始化程序；正確執行完初始化程序后切換進入用戶模式，在用戶模式下讀取并執行存儲器中的用戶程序。本發明能提高仿真器系統的工作穩定性，有效縮減上電過程所需時間。
【專利說明】 處理器芯片仿真器
【技術領域】
[0001]本發明涉及一種處理器芯片仿真器。
【背景技術】
[0002]處理器芯片內有用戶開發的用戶程序，在用戶程序的編寫和調試中，所使用的工具一般是處理器芯片仿真器。仿真器內使用包含產品處理器芯片各項功能的仿真芯片，用于模擬產品處理器芯片的工作行為，在功能和性能上均十分接近產品處理器芯片，仿真芯片與仿真器主機配合實現用戶程序的仿真運行和各項調試功能。由于仿真器僅在系統產品開發、調試用戶程序的階段使用，對芯片廠商而言其市場需求量要遠遠小于產品芯片的需求量，如果像產品處理器芯片一樣專門流片仿真芯片，昂貴的流片費用分攤到每顆仿真芯片上，會造成仿真器的價格極為高昂，不利于芯片的市場推廣，因此，近年來處理器芯片廠商在設計制作仿真芯片時，通常都是采用FPGA (Field Programmable Gate Array,現場可編程門陣列)加上針對目標處理器芯片設計的FPGA網表來作為仿真芯片使用的。
[0003]仿真器上電后，需要仿真芯片先進入穩定工作狀態，對于有測試模式等初始化模式的處理器芯片仿真器，仿真芯片還需要先執行完測試模式下的初始化代碼，才能進入用戶模式，開始與仿真器其他部件進行通信；仿真芯片開始讀取和執行用戶程序，以實現各種仿真、調試功能。如果仿真器上電后，仿真芯片尚未進入穩態或者還未在測試模式下執行完初始化代碼，仿真器其他部件就與其開始通信，會導致通信出錯，仿真芯片開始讀取用戶程序也會出現執行錯誤的狀態。
[0004]為防止出現上述出錯情況，現有仿真器中測試模式下需要執行的初始化代碼(如果有)也和用戶程序一起放在仿真器的存儲器內。在仿真器上電后，除仿真芯片外的仿真器部件會設計成等待一段固定的時間(設置等待延時)，以確信仿真芯片進入穩態完成了，才與仿真芯片開始通信、允許仿真芯片讀取和執行初始化代碼(此時仿真芯片處于測試模式)；執行完后仿真芯片進入用戶模式才開始執行用戶程序(初始化程序和用戶程序都在仿真器存儲器內)。但是由于仿真器產品的個體、所用器件(批次、型號)特性存在差異，仿真芯片進入穩態的時間存在一個范圍；上述等待的固定時間必須估計并設置成大于這個范圍的最大值。這個值很難十分準確的估計，如果估計的太大，仿真器上電過程所需時間加大就會影響用戶使用感受和工作效率，如果估計不足就會造成仿真器系統的不穩定。特別是仿真器使用陳舊后仿真芯片老化等原因，很可能出現仿真芯片達到穩態時間拉長，超出預設的等待時間的情況。以FPGA器件實現仿真芯片的仿真器中，由于FPGA還有一個從存放網表的非易失性存儲器加載仿真芯片網表的過程，如果這個過程受到干擾(電磁干擾等)，FPGA會自動重新加載網表。這樣仿真芯片進入穩態的時間就會發生變化，超出預設的仿真器其他部件等待仿真芯片進入穩態時間，導致系統出錯。
[0005]此外，對有帶有測試模式需要先在測試模式下執行完初始化代碼才能進入用戶模式執行用戶代碼的處理器芯片而言(例如，智能卡處理器芯片)，實際產品芯片中測試模式下的初始化代碼是由芯片廠商固化在產品芯片中的，芯片上電后自動在測試模式下執行完初始化程序切換進入用戶模式。測試模式執行代碼對用戶是不可見的，也是用戶不能修改和不關心的。同時有些處理器芯片中的安全模塊在測試模式下可以操作到，用戶模式下不允許用戶操作，所以芯片廠商也不希望用戶看到或能在用戶模式下執行程序。而現有仿真器上測試模式需要執行的初始化代碼和用戶模式下需要執行的用戶程序代碼都存放在仿真器存儲器內，仿真芯片進入穩態后首先處于測試模式執行仿真器存儲器內的初始化程序，執行完后才切換到用戶模式執行仿真器存儲器內的用戶程序。由于測試模式對用戶變成可見的了，大部分用戶不關注這一過程，即測試模式執行和切換到用戶模式過程；也會有少數不良用戶可能修改仿真器存儲器內測試模式下執行的初始化程序，操作廠商只在測試模式下開放的安全模塊等特殊功能模塊，盜取芯片設計信息。由于初始化程序存放在仿真器存儲器內，存在被用戶誤修改的可能性，導致仿真芯片無法正確執行完測試模式下的初始化程序進入用戶模式。同時，對于廠商而言，也只希望用戶看到廠商對用戶開放的用戶模式，不希望用戶能夠看到或操作到測試模式。
【發明內容】
[0006]本發明要解決的技術問題提供一種處理器芯片仿真器，提高仿真器系統的工作穩定性，有效縮減上電過程所需時間。
[0007]為解決上述技術問題，本發明的處理器芯片仿真器，包括:一仿真芯片，一存儲器；其中，所述仿真芯片包括一處理器核和一初始化程序存儲器；
[0008]所述仿真芯片的處理器核和存儲器通過第一數據/地址總線連接；所述仿真芯片內處理器核與初始化程序存儲器通過第二數據/地址總線連接；
[0009]所述處理器核，在測試模式下讀取并執行初始化程序存儲器中的初始化程序；正確執行完初始化程序后切換進入用戶模式，在用戶模式下讀取并執行存儲器中的用戶程序。
[0010]采用本發明的處理器芯片仿真器，能夠在仿真器上電后，使仿真芯片自動進入穩定狀態，在測試模式下執行初始化程序，完成后切換進入用戶模式。仿真芯片進入用戶模式后，仿真器其他部件才能與仿真芯片配合使系統進入用戶模式下的工作狀態，開始實現各種仿真、調試功能。有助于提高仿真器系統的工作穩定性，上電過程所需時間也縮減到最小程度，有助于提高用戶感受。
[0011]本發明的處理器芯片仿真器，在測試模式下的初始化程序和執行過程對用戶也完全不可見，用戶也無法在測試模式下進行任何操作，測試模式的初始化程序也不可被修改；提高了仿真器與產品芯片的功能表現一致性；保護了廠商芯片設計信息。
【專利附圖】
【附圖說明】
[0012]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0013]附圖是所述處理器芯片仿真器的結構示意圖。
【具體實施方式】
[0014]參見附圖所示，在本實施例中，所述處理器芯片仿真器I包括仿真芯片2，存儲器3，仿真模塊4。[0015]仿真芯片2包括處理器核6和初始化程序存儲器5。仿真芯片2和仿真模塊4之間連接有一根標志信號線9。仿真芯片2的處理器核6和存儲器3之間通過第一標準數據/地址總線7連接。仿真芯片2內處理器核6與初始化程序存儲器5通過第二標準數據/地址總線8連接。存儲器3內存放用戶程序，用戶可以觀察和修改。仿真芯片2內的初始化程序存儲器5內存放初始化程序，用戶不可見，也不能修改。
[0016]所述仿真芯片2中的處理器核6模擬產品處理器芯片功能，在測試模式下通過與初始化程序存儲器5連接的第二標準數據/地址總線8讀取并執行初始化程序；正確執行完初始化程序后切換進入用戶模式。在用戶模式下通過與存儲器3連接的標準數據/地址總線7讀取并執行用戶程序。
[0017]所述仿真模塊4控制仿真器I上仿真芯片2以外的部件是否與仿真芯片2通信，實現仿真調試功能。
[0018]仿真芯片2在測試模式下執行初始化程序時，仿真芯片2通過與仿真模塊4連接的標志信號線輸出表示處于“初始化中”的信號，例如“O”電平信號。仿真芯片2切換到用戶模式后，仿真芯片2通過與仿真模塊4連接的標志信號線9輸出表示處于“用戶應用中”的信號，例如“I”電平信號。所述仿真模塊4通過標志信號線9收到“初始化中”信號后，控制仿真器I上仿真芯片2以外的部件不與仿真芯片2通信。所述仿真模塊4通過在標志信號線9收到“用戶應用中”信號后，控制仿真器I上仿真芯片2以外的部件可以與仿真芯片2通信，實現用戶程序的執行和調試。
[0019]如果仿真芯片2是以芯片形式實現的，初始化程序存儲器5和初始化程序都固化在了仿真芯片2內，并直接在仿真芯片2內被處理器核6讀取和執行，不存在引出仿真芯片2的接口。因此，測試模式下的初始化程序代碼和執行的過程對用戶都完全不可見，用戶也無法在測試模式下進行任何操作，測試模式的初始化程序也不可被修改。仿真芯片2上電穩定后開始在測試模式下讀取和執行初始化程序，這與產品芯片是一致的。由于不涉及仿真芯片2引出的信號線及與其他器件通信交互，仿真芯片2在上電后是一個獨立系統，可以在穩定后自動在測試模式下讀取和執行初始化程序，執行完后切換到用戶模式，并通過標志信號9告知仿真器I的仿真模塊4可以讀取和執行用戶程序了。此時仿真芯片2已穩定且進入了用戶模式，這樣，用戶看到的是與實際產品芯片一致的狀況，即仿真芯片2上電后自動在測試模式下執行完初始化程序，切換到用戶模式，開始讀取和執行用戶程序。上述過程避免了現有仿真器上可能存在的不穩態，提高了仿真器系統的工作穩定性，上電過程也不存在等待冗余時間，所需上電進入用戶模式時間縮減到最小。
[0020]如果仿真芯片是以FPGA形式實現的，初始化程序和處理器核都一起整合在仿真芯片網表中，固化在仿真器的網表存儲器中。初始化程序和處理器核整合在一起，用戶是無法單獨提取出初始化程序并加以修改的。上電后包含初始化程序和處理器核的網表加載到FGPA上，同樣初始化程序直接在仿真芯片內被處理器核讀取和執行，也不存在引出仿真芯片的接口，FPGA仿真芯片仍是一個獨立系統，可以在穩定后自動在測試模式下由處理器核讀取和執行初始化程序。
[0021]以上通過【具體實施方式】和實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【權利要求】
1.一種處理器芯片仿真器，包括:一仿真芯片，一存儲器；其特征在于，所述仿真芯片包括一處理器核和一初始化程序存儲器； 所述仿真芯片的處理器核和存儲器通過第一數據/地址總線連接；所述仿真芯片內處理器核與初始化程序存儲器通過第二數據/地址總線連接； 所述處理器核，在測試模式下讀取并執行初始化程序存儲器中的初始化程序；正確執行完初始化程序后切換進入用戶模式，在用戶模式下讀取并執行存儲器中的用戶程序。
2.如權利要求1所述的仿真器，其特征在于:所述存儲器內存放的用戶程序，用戶可以觀察和修改；所述仿真芯片的初始化程序存儲器內存放的初始化程序，用戶不可見，且不能修改。
3.如權利要求1所述的仿真器，其特征在于:還包括一仿真模塊，該仿真模塊與仿真芯片之間連接有一根標志信號線；所述仿真芯片在測試模式下執行初始化程序時，通過所述標志信號線輸出表示處于“初始化中”的信號；所述仿真芯片切換到用戶模式后，通過所述標志信號線輸出表示處于“用戶應用中”的信號； 所述仿真模塊收到“初始化中”信號后，控制所述仿真器上除所述仿真芯片以外的部件均不能與仿真芯片通信；所述仿真模塊收到“用戶應用中”信號后，控制所述仿真器上除所述仿真芯片以外的部件均能與仿真芯片通信，實現用戶程序的執行和調試。
【文檔編號】G06F11/26GK103678074SQ201210362750
【公開日】2014年3月26日 申請日期:2012年9月25日 優先權日:2012年9月25日
【發明者】許國泰 申請人:上海華虹集成電路有限責任公司