<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

最大化輸出循環長度的輸出反饋型增量總和調制器的制作方法

文檔序號:11143464閱讀:882來源:國知局
最大化輸出循環長度的輸出反饋型增量總和調制器的制造方法與工藝
本發明涉及集成電路設計及信號處理的
技術領域
,尤其是應用于無線通信系統的小數分頻頻率綜合器中的一種最大化輸出循環長度的輸出反饋型增量總和調制器。
背景技術
:近年來,由于超高頻射頻識別技術(UHFRFID)識別距離遠、體積小、存儲能力大以及非接觸等優勢,受到人們的廣泛關注。已被廣泛應用于物流和交通管理等方面,該技術已與生活息息相關。小數分頻頻率綜合器是射頻識別技術中一個重要的研究方向,小數分頻頻率綜合器的相位噪聲、雜散等性能決定了系統在通信環境中的通信質量,基于增量總和調制器的小數分頻頻率綜合器能夠達到較高的頻率分辨率,避免了使用低頻晶振引起的帶內噪聲惡化的情況,通過噪聲整形將低頻噪聲推到高頻處減少量化噪聲的影響,并且通過隨機化輸出打破分頻比的周期特性降低雜散。增量總和調制器有單環和級聯兩種結構,單環結構能得到較好的噪聲性能但會存在穩定性問題且實現復雜。技術實現要素:本發明的目的是提供一種輸出反饋型增量總和調制器,該調制器能夠最大化輸出循環長度,有效降低小數分頻頻率綜合器的雜散。本發明的目的是這樣實現的:一種最大化輸出循環長度的輸出反饋型增量總和調制器由三個結構相同的輸出反饋模塊OFM(OutputFeedbackModule)和噪聲抵消網絡N組成,三個輸出反饋模塊分別為第一輸出反饋模塊OFM1、第二輸出反饋模塊OFM2、第三輸出反饋模塊OFM3,其調制器具體形式為:輸出反饋模塊OFM由三輸入的累加器E、第三延時單元D3、第四延時單元D4和放大器a組成,累加器E的第一個輸入端I1為外部輸入,第二個輸入端I2與第三延時單元D3的輸出相連,第三個輸入端I3與放大器a的輸出相連;累加器E的輸出Q與第三延時單元D3的輸入相連;累加器E的輸出Y與第四延時單元D4的輸入相連,第四延時單元D4的輸出與放大器a的輸入相連;噪聲抵消網絡N由兩個相同的三輸入加法器A1、A2與第一延時單元D1、第二延時單元D2組成,第三輸出反饋模塊OFM3輸出Y3與加法器A2的輸入端口B及第二延時單元D2的輸入相連,第二延時單元D2的輸出與第一延時單元D1的輸入和加法器A2的輸入端口A相連,第二輸出反饋模塊OFM2輸出Y2與加法器A2的輸入端口C相連;加法器A2的輸出端口D與加法器A1的輸入端口B相連,第一延時單元D1的輸出與加法器A1的輸入端口A相連,第一輸出反饋模塊OFM1輸出Y1與加法器A1的輸入端口C相連;加法器A1的輸出端口D為整個調制器的輸出Yo;第一輸出反饋模塊OFM1的輸入為外部輸入X,第一輸出反饋模塊OFM1的輸出Q1與第二輸出反饋模塊OFM2的輸入相連,第二輸出反饋模塊OFM2的輸出Q2與第三輸出反饋模塊OFM3的輸入相連。本發明的有益效果:⑴輸出循環長度大本發明的輸出反饋型增量總和調制器采用輸出反饋模塊,當調制器輸入具有nbit分辨率時,輸出循環長度達到23n。⑵噪聲整形本發明的輸出反饋型增量總和調制器采用三級級聯(MASH111)結構實現每十倍頻60dB的整形效果。附圖說明圖1為本發明結構示意圖;圖2為本發明輸出反饋模塊OFM結構示意圖;圖3為本發明輸出數據圖;圖4為本發明輸出數據頻譜圖。具體實施方式以下結合附圖及實施例對本發明進行詳細描述。實施例參閱圖1、圖2,本發明的三個輸出反饋模塊分別為OFM1、OFM2、OFM3。OFM1模塊中累加器E的輸入I1為外部輸入X,累加器E的輸出Q1與延時單元D3的輸入和OFM2模塊中累加器E的I1輸入端相連,延時單元D3的輸出與累加器E的I2輸入端相連,累加器E的輸出Y1與延時單元D4的輸入相連并作為該模塊的輸出與噪聲抵消網絡N的加法器A1的輸入端口C相連,延時單元D4的輸出與放大器a的輸入相連,放大器a的輸出與累加器E的I3輸入端相連;OFM2模塊中累加器E的輸出Q2與延時單元D3的輸入和OFM3模塊中累加器E的I1輸入端相連,延時單元D3的輸出與累加器E的I2輸入端相連,累加器E的輸出Y2與延時單元D4的輸入相連并作為該模塊的輸出與噪聲抵消網絡N的加法器A2的輸入端口C相連,延時單元D4的輸出與放大器a的輸入相連,放大器a的輸出與累加器E的I3輸入端相連;OFM3模塊中累加器E的輸出Q3與延時單元D3的輸入端相連,延時單元D3的輸出與累加器E的I2輸入端相連,累加器E的輸出Y3與延時單元D4的輸入相連并作為該模塊的輸出與噪聲抵消網絡N的加法器A2的輸入端口B及第二延時單元D2的輸入相連,延時單元D4的輸出與放大器a的輸入相連,放大器a的輸出與累加器E的I3輸入端相連。噪聲抵消網絡N中延時單元D2的輸出與延時單元D1的輸入和加法器A2的輸入端口A相連,加法器A2的輸出端口D與加法器A1的輸入端口B相連,延時單元D1的輸出與加法器A1的輸入端口A相連。當調制器輸入X具有nbit分辨率時輸入為0~2n-1之間的整數,其所對應的小數為X/(2n-1)。比如,當n=17時,輸入X=66037,則所對應對的小數為66037/(217-1)=0.5038。三個結構相同的輸出反饋模塊OFM1、OFM2、OFM3需要根據調制器的分辨率選擇相同的放大系數m,表1列出分辨率n為5~25時放大系數m的取值。表1分辨率n放大系數m5,7,13,17,1916,9,10,12,14,20,22,2438,18,25511,21916,23151519在噪聲抵消網絡N中,加法器A1、A2所實現的功能為D=B+C-A,輸入Y1、Y2、Y3為0或1,輸出Yo為-3~4之間的整數,并且輸出的量化噪聲僅由OFM3貢獻。仿真驗證得到圖3和圖4的輸出數據圖和頻譜圖,從圖3可以得到其輸出范圍為在-3到4之間,從圖4可知其頻譜呈現每十倍頻60dB的上升對噪聲進行整形。當前第1頁1 2 3 
當前第1頁1 2 3 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影