降低MCU芯片待機功耗的系統的制作方法

本實用新型涉及MCU領域，特別是涉及一種降低MCU芯片待機功耗的系統。

背景技術：

能源是當今社會關注的一個重要話題，因此，如何高效利用能源決定了人類社會的未來。MCU(微控制器)芯片作為最廣泛被使用的通用器件，其消耗的電力能源不容小覷。尤其是在智能城市、智能家居及智能穿戴市場蓬勃發展的機遇下，MCU芯片必定會進入到所有的智能設備中。

在應用場景里，MCU芯片的待機時間通常遠超過其工作時間，因此如何將MCU芯片的待機功耗降低成為重中之重。

目前主流的降低MCU芯片待機功耗的實現方法是通過片上電源域開關來實現，從而將MCU芯片的待機功耗降到1uA級別。但是，隨著設備系統的復雜化、元器件數量的增加以及系統功耗預算的縮減，1uA級別的芯片待機功耗逐漸不能滿足系統的需求，因此需要提供一種新的系統來進一步降低MCU芯片的待機功耗。

技術實現要素：

本實用新型的目的在于克服現有技術的不足，提供一種電路結構簡單且能進一步降低MCU芯片的待機功耗的降低MCU芯片待機功耗的系統。

本實用新型的目的是通過以下技術方案來實現的：一種降低MCU芯片待機功耗的系統，包括MCU芯片，所述MCU芯片包括用于待機時工作的超小規模異步電路、與所述超小規模異步電路相連的LDO穩壓器、與所述LDO穩壓器及所述超小規模異步電路相連的CPU、與所述LDO穩壓器相連的存儲器、與所述LDO穩壓器相連的數字功能模塊及與超小規模異步電路相連的模擬電路模塊，所述超小規模異步電路在所述MCU芯片進入待機時，完成所述MCU芯片所有功能引腳狀態的鎖存控制，關閉所述模擬電路模塊以及所述LDO穩壓器，并在外部喚醒事件產生時異步地響應并開啟所述LDO穩壓器及所述模擬電路模塊，同時釋放所有功能引腳的鎖存狀態。

所述降低MCU芯片待機功耗的系統還包括與所述MCU芯片相連的VCC電源引腳、待機喚醒功能引腳及其余功能引腳。

所述超小規模異步電路、所述LDO穩壓器及所述模擬電路模塊分別與所述VCC電源引腳相連，由寬范圍IO電源電壓供電，所述CPU、所述存儲器及所述數字功能模塊由芯片內核電路電源供電。

所述超小規模異步電路使用高壓器件和異步電路來實現，所述超小規模異步電路還與所述待機喚醒功能引腳及所述其余功能引腳相連。

所述模擬電路模塊內部設計了電源開關，當所述MCU芯片進入待機時，所述模擬電路模塊內部的電源開關都被關閉。

本實用新型的有益效果是：電路結構簡單、電路規模較小且能將MCU芯片的待機功耗降低至約30nA的降低MCU芯片待機功耗的系統。

附圖說明

圖1為本實用新型降低MCU芯片待機功耗的系統的系統架構圖；

圖2為本實用新型降低MCU芯片待機功耗的系統的工作流程圖。

具體實施方式

下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。

如圖1所示，圖1為本實用新型降低MCU芯片待機功耗的系統的系統架構圖，本實用新型降低MCU芯片待機功耗的系統包括MCU芯片、與MCU芯片相連的VCC電源引腳、待機喚醒功能引腳及其余功能引腳，MCU芯片包括用于待機時工作的超小規模異步電路、與超小規模異步電路相連的LDO穩壓器、與LDO穩壓器及超小規模異步電路相連的CPU、與LDO穩壓器相連的存儲器、與LDO穩壓器相連的數字功能模塊及與超小規模異步電路相連的模擬電路模塊。

其中，超小規模異步電路、LDO穩壓器及模擬電路模塊分別與VCC電源引腳相連，由寬范圍IO電源電壓供電，CPU、存儲器及數字功能模塊由芯片內核電路電源供電；超小規模異步電路還與待機喚醒功能引腳及其余功能引腳相連。超小規模異步電路無需時鐘信號，模擬電路模塊包括模數轉換器、數模轉換器、傳感器等電路子模塊。

超小規模異步電路在MCU芯片進入待機時，完成MCU芯片所有功能引腳狀態的鎖存控制，模擬電路模塊的關閉以及LDO穩壓器的關閉；并在外部喚醒事件產生時異步地響應并開啟LDO穩壓器，開啟模擬電路模塊以及釋放功能引腳的鎖存狀態，超小規模異步電路使用高壓器件和異步電路來實現以降低其漏電電流。

LDO穩壓器在MCU芯片待機時處于關閉狀態，從而使得所有工作在芯片內核電路電源下的電路(CPU、存儲器、數字功能模塊)幾乎無電流消耗。

模擬電路模塊內部設計了電源開關，當MCU芯片進入待機時，所有模擬電路模塊內部的電源開關都將關閉以實現極低的模擬電路漏電。

如圖2所示，圖2為本實用新型降低MCU芯片待機功耗的系統的工作流程圖，本實用新型降低MCU芯片待機功耗的系統包括以下工作流程：

步驟一，CPU執行進入超低待機功耗模式的指令。

步驟二，MCU芯片進入待機工作模式。

步驟三，超小規模異步電路鎖存所有功能引腳的當前狀態。

步驟四，超小規模異步電路關閉MCU芯片上的模擬電路模塊。

步驟五，超小規模異步電路關閉MCU芯片上的LDO穩壓器。

步驟六，MCU芯片進入超低待機功耗模式。

步驟七，待機喚醒功能引腳接收喚醒事件信號，MCU芯片片外喚醒事件發生。

步驟八，超小規模異步電路開啟MCU芯片上的LDO穩壓器。

步驟九，超小規模異步電路開啟MCU芯片上的模擬電路模塊。

步驟十，超小規模異步電路釋放所有功能引腳的鎖存狀態。

步驟十一，MCU芯片退出超低待機功耗模式。

其中，步驟一至步驟六為MCU芯片進入超低待機功耗模式的流程，步驟七至步驟十一為MCU芯片退出超低待機功耗模式的流程。

本實用新型降低MCU芯片待機功耗的系統與現有技術相比，具有以下優點：通過進一步縮小MCU芯片待機時工作的電路規模，使用高壓器件與異步電路來設計待機時工作的電路，定制化片上模擬電路并采用超低漏電的工藝器件將MCU芯片的待機功耗降低至約30nA。

綜上所述，本實用新型降低MCU芯片待機功耗的系統，電路結構簡單且能進一步降低MCU芯片的待機功耗。