一種用于可停機芯片的偏置電流和上電復位電路的制作方法

本發明屬于模擬集成電路技術領域，涉及一種電路，尤其是偏置電流和上電復位電路。

背景技術：

偏置電路和上電復位電路為現代芯片中不可或缺的組成部分，分別為芯片中其他電路提供電壓/電流偏置和復位邏輯，避免邏輯狀態不穩定。

如今，低功耗設計在集成電路設計領域成為重要規范。對于偏置電路和上電復位電路等常見的長時間連續工作的電路，低功耗的需求要求他們具有停機和再啟動功能。通常，電路的停機由停機信號來控制，但在上電過程中，在上電復位電路發出上電復位信號之前，芯片中的邏輯(包括停機信號)處于邏輯不穩定狀態。由于停機信號同時控制偏置電路和上電復位電路的停機，這就可能造成在上電復位電路產生復位信號之前，停機信號已經為停機有效的狀態(通常為邏輯1)，從而偏置電路和上電復位電路無法正常工作，整個芯片無法完成上電進入正常工作模式。

技術實現要素：

本發明的目的在于提供一種能夠確保芯片正常啟動和停機的偏置電流和上電復位電路。

為了達到上述目的，本發明的解決方案是：

一種用于可停機芯片的偏置電流和上電復位電路，包括相互連接的上電復位電路和電流偏置電路，所述電流偏置電路包括相互連接的啟動電路和偏置電流產生電路；所述上電復位電路在上電時，確保停機信號的邏輯為非停機邏輯，直至在此過程中所述啟動電路對所述偏置電流產生電路充電至所述可停機芯片擺脫簡并偏置點；所述上電復位電路還用于在上電結束后產生上電復位信號，并監聽外部停機信號，并在所述外部停機信號的邏輯為停機邏輯時，使所述偏置電流產生電路進入高阻狀態，所述可停機芯片進入停機狀態。

所述上電復位電路產生內部停機信號，并且將所述內部停機信號與所述外部停機信號經過邏輯運算產生停機信號。

所述啟動電路包括pmos管m1、pmos管m2、pmos管m5，nmos管m3、nmos管m4、nmos管m6；其中：

pmos管m1的柵極連接內部停機信號端，源極連接電源，漏極連接pmos管m2的源極；

pmos管m2的源極連接pmos管m1的漏極，柵極與漏極相連并一同連接nmos管m3的漏極；

pmos管m5的源極連接電源，柵極連接反內部停機信號端，漏極連接所述偏置電流產生電路的第一電壓偏置端；所述反內部停機信號端的信號邏輯與所述內部停機信號端的信號邏輯相反；

nmos管m3的漏極連接pmos管m2的漏極，柵極連接所述偏置電流產生電路的第二電壓偏置端，源極接地；

nmos管m4的源極接地，柵極連接內部停機信號端，漏極連接nmos管m3的漏極；

nmos管m6的柵極連接nmos管m3的漏極，源極接地，漏極連接第一電壓偏置端。

所述偏置電流產生電路包括電阻r1，pmos管m7、pmos管m8、pmos管m12，nmos管m9、nmos管m10、nmos管m11，pnp型三極管q1、pnp型三極管q2；其中：

電阻r1一端連接nmos管m9的源極，另一端連接pnp型三極管q1的發射極；

pmos管m7的源極連接電源，柵極與漏極相連產生第一偏置電壓；

pmos管m8的源極連接電源，柵極連接第一電壓偏置端，漏極連接nmos管m10的漏極；

nmos管m9的源極連接電阻r1的一端，柵極連接第二電壓偏置端，漏極連接pmos管m7的漏極；

nmos管m10的源極連接pnp型三極管q2的發射極，柵極與漏極相連產生第二偏置電壓，并一同連接pmos管m8的漏極；

nmos管m11的源極接地，柵極連接所述內部停機信號端，漏極連接第二電壓偏置端；

pnp型三極管q1的發射極連接電阻r1的另一端，基極和集電極接地；

pnp型三極管q2的發射極連接nmos管m10的源極，基極和集電極接地；

pmos管m12的源極連接電源，柵極連接第一電壓偏置端，漏極輸出電流并連接所述上電復位電路。

或者，所述偏置電流產生電路包括電阻r1，pmos管m7、pmos管m8、pmos管m12，nmos管m9、nmos管m10、nmos管m11，pnp型三極管q1、pnp型三極管q2；其中：

電阻r1一端連接nmos管m9的源極，另一端連接pnp型三極管q1的發射極；

pmos管m7的漏極連接電源，柵極與源極相連產生第一偏置電壓；

pmos管m8的漏極連接電源，柵極連接第一電壓偏置端，源極連接nmos管m10的漏極；

nmos管m9的漏極連接電阻r1的一端，柵極連接第二電壓偏置端，源極連接pmos管m7的源極；

nmos管m10的漏極連接pnp型三極管q2的發射極，柵極與源極相連產生第二偏置電壓，并一同連接pmos管m8的漏極；

nmos管m11的源極接地，柵極連接所述內部停機信號端，漏極連接第二電壓偏置端；

pnp型三極管q1的發射極連接電阻r1的另一端，基極和集電極接地；

pnp型三極管q2的發射極連接nmos管m10的源極，基極和集電極接地；

pmos管m12的源極連接電源，柵極連接第一電壓偏置端，漏極輸出電流并連接所述上電復位電路。

所述上電復位電路包括pmos管m13、pmos管m15、nmos管m14、nmos管m16，施密特觸發器u1，反相器u2、反相器u3、反相器u4、反相器u6、反相器u7、反相器u9、反相器u10，與非門u5和與非門u8；其中：

pmos管m13的源極連接電源，柵極連接反相器u4的輸出端，漏極連接pmos管m12的漏極；

nmos管m14的柵極連接pmos管m12的漏極，源極和漏極接地；

pmos管m15的柵極連接反相器u2的輸出端，源極和漏極連接電源；

nmos管m16的柵極連接反相器u3的輸出端，源極和漏極接地；

施密特觸發器u1的電源正極連接電源，電源負極接地，輸入端連接pmos管m13的漏極，輸出端連接反相器u2的輸入端；

反相器u2的電源正極連接電源，電源負極接地，輸入端連接施密特觸發器u1的輸出端，輸出端連接pmos管m15的柵極和反相器u3的輸入端；

反相器u3的電源正極連接電源，電源負極接地，輸入端連接pmos管m15的柵極和反相器u2的輸出端，輸出端連接nmos管m16的柵極和反相器u4的輸入端；

反相器u4的電源正極連接電源，電源負極接地，輸入端連接nmos管m16的柵極和反相器u3的輸出端，輸出端連接pmos管m13的柵極、與非門u5的第二輸入端和反相器u7的輸入端；

與非門u5的電源正極連接電源，電源負極接地，第一輸入端連接施密特觸發器u1的輸出端，第二輸入端連接反相器u4的輸出端，輸出端連接反相器u6的輸入端；

反相器u6的電源正極連接電源，電源負極接地，輸入端連接與非門u5的輸出端，輸出端輸出上電復位信號；

反相器u7的電源正極連接電源，電源負極接地，輸入端連接反相器u4的輸出端，輸出端連接與非門u8的第二輸入端；

與非門u8的電源正極連接電源，電源負極接地，第一輸入端連接外部停機信號端，第二輸入端連接反相器u7的輸出端，輸出端連接反相器u9的輸入端；

反相器u9的電源正極連接電源，電源負極接地，輸入端連接與非門u8的輸出端，輸出端產生所述內部停機信號；

反相器u10的電源正極連接電源，電源負極接地，輸入端連接反相器u9的輸出端，輸出端產生所述反內部停機信號。

所述非停機邏輯為0。

所述上電復位信號為脈沖信號。

所述電流偏置產生電路為正溫度系數電流電路。

由于采用上述方案，本發明的有益效果是：本發明提出了一種可停機芯片的偏置電流和上電復位電路，避免了上電時停機信號為停機邏輯的混亂，保證了停機信號在上電過程中復位信號產生之前不起作用，從而確保芯片順利上電。此外，在停機再啟動后，確保了上電復位信號不會再次出現，進一步保障了再啟動后芯片的邏輯正確。本發明大大提高了芯片停機和啟動的可靠性。

附圖說明

圖1為本發明實施例中可停機芯片的偏置電流和上電復位電路的結構框圖；

圖2為該實施例中電流偏置電路的電路原理圖；

圖3為該實施例中上電復位電路的電路原理圖；

圖4為該實施例中上電復位信號por、u7的輸入信號u7_in、u7的輸出信號u7_out和內部停機信號sd的仿真圖。

具體實施方式

以下結合附圖所示實施例對本發明作進一步的說明。

本發明提出了一種用于可停機芯片的偏置電流和上電復位電路，圖1所示為其結構框圖。

該可停機芯片的偏置電流和上電復位電路包括相互連接的上電復位電路和電流偏置電路，電流偏置電路包括相互連接的啟動電路和偏置電流產生電路。其中：上電復位電路在上電時，確保停機信號的邏輯為非停機邏輯(本實施例中為0)，直至在此過程中啟動電路對偏置電流產生電路充電至可停機芯片擺脫簡并偏置點。上電復位電路還用于在上電結束后產生上電復位信號，并監聽外部停機信號，并在外部停機信號的邏輯為停機邏輯時，使偏置電流產生電路進入高阻狀態，可停機芯片進入停機狀態。在收到再啟動信號后，啟動電路再次工作，可停機芯片進入正常工作狀態。

上電復位電路產生內部停機信號，并且將內部停機信號與外部停機信號經過邏輯運算產生停機信號。

圖2所示為本實施例中電流偏置電路的電路原理圖，其中虛線以左為啟動電路，虛線以右為偏置電流產生電路。啟動電路包括3個pmos管m1、m2、m5，3個nmos管m3、m4、m6。其中：

m1的柵極連接內部停機信號端，源極連接電源，漏極連接m2的源極。

m2的源極連接m1的漏極，柵極與漏極相連并一同連接m3的漏極。

m5的源極連接電源，柵極連接反內部停機信號端，漏極連接電流偏置產生電路的第一電壓偏置端。其中，反內部停機信號端輸出的信號為反內部停機信號，內部停機信號端輸出的信號為內部停機信號，反內部停機信號與內部停機信號的邏輯相反。

m3的漏極連接m2的漏極，柵極連接電流偏置產生電路的第二電壓偏置端，源極接地。

m4的源極接地，柵極連接內部停機信號端，漏極連接m3的漏極。

m6的柵極連接m3的漏極，源極接地，漏極連接第一電壓偏置端。

電流偏置產生電路為正溫度系數電流電路，包括電阻r1，3個pmos管m7、m8、m12，3個nmos管m9、m10、m11，兩個pnp型三極管q1、q2。其中：

電阻r1一端連接m9的源極，另一端連接q1的發射極。

m7的源極連接電源，柵極與漏極相連產生第一偏置電壓vbp1(從而m7的柵極和漏極為第一電壓偏置端)，并一同連接m9的漏極。

m8的源極連接電源，柵極連接第一電壓偏置端，漏極連接m10的漏極。

m9的源極連接r1的一端，柵極連接第二電壓偏置端，漏極連接m7的漏極。

m10的源極連接q2的發射極，柵極與漏極相連產生第二偏置電壓vbn1(從而m10的柵極和漏極為第二電壓偏置端)，并一同連接m8的漏極。

m11的源極接地，柵極連接內部停機信號端，漏極連接第二電壓偏置端。

q1的發射極連接r1的上述另一端，基極和集電極接地。

q2的發射極連接m10的源極，基極和集電極接地。

m12的源極連接電源，柵極連接第一電壓偏置端，漏極輸出電流ipor，并連接上電復位電路。

啟動電路的工作原理為：在上電或從停機狀態轉至工作狀態時，內部停機信號sd的邏輯為0，反內部停機信號sdb的邏輯為1，m1處于導通狀態，m4處于截至狀態，m5也處于截至狀態。

若此時其他電路處于非理想工作點，即第一偏置電壓vbp1的電壓很高從而導致m7，m8的輸出電流為零，造成第二偏置電壓vbn1的電壓很低，從而導致啟動電路中的m3截至。此時，由于m1、m2導通，從而將m6的柵極電位拉高，m6導通，從而將第一偏置電壓vbp1拉低，使得pmos管m7，m8導通，電路開始工作，m12產生電流ipor。

當pmos管m8導通時，m8的漏極電流流經nmos管m10的漏極，使得第二偏置電壓vbn1被拉高，m3開始導通，將m6的柵極電位拉低，m6關斷，使得啟動電路與其他電路分離。

進入停機狀態時，內部停機信號sd的邏輯為1，反內部停機信號sdb的邏輯為0，此時m1截至，m4導通，將m6的柵極電位拉低；同時m7導通，將第二偏置電壓vbp1拉高，整個電路(包括啟動電路)進入高阻狀態。

偏置電流產生電路的工作原理為：由于m7與m8、m9與m10兩個電流鏡的作用，m9的源極電壓與m10的源極電壓相等，也就是q2的基極發射極電壓等于電阻r1兩端電壓與q1的基極發射極電壓之和，因此流過r1兩端的電流i1為：

其中：vbe2為q2的基極-發射極電壓，vbe1為q1的基極-發射極電壓，δvbe為vbe2與vbe1之差。

因為δvbe具有正的溫度系數，因此i1為一個和電源電壓無關的正溫度系數電流。流過r1兩端的電流同樣流過m7，因此m7的電流也為正溫度系數。

又由于m12和m7的柵極同樣連接vbp1，它們的源極同樣連接電源，因此ipor同樣為正溫度系數，具體為：

其中：w12與l12分別為m12的溝道寬度和長度，w7與l7分別為m7的溝道寬度和長度。

圖3所示為上電復位電路的電路原理圖。上電復位電路包括2個pmos管m13、m15，2個nmos管m14、m16，施密特觸發器u1，7個反相器u2、u3、u4、u6、u7、u9、u10，2個與非門u5和u8。其中：

m13的源極連接電源，柵極連接u4的輸出端，漏極連接m12的漏極。

m14的柵極連接m12的漏極，源極和漏極接地。

m15的柵極連接u2的輸出端，源極和漏極連接電源。

m16的柵極連接u3的輸出端，源極和漏極接地。

u1的電源正極連接電源(圖2和圖3中的vdd)，電源負極接地，輸入端連接m13的漏極，即連接m12的漏極，輸出端連接u2的輸入端。

u2的電源正極連接電源，電源負極接地，輸入端連接u1的輸出端，輸出端連接m15的柵極和u3的輸入端。

u3的電源正極連接電源，電源負極接地，輸入端連接m15的柵極和u2的輸出端，輸出端連接m16的柵極和u4的輸入端。

u4的電源正極連接電源，電源負極接地，輸入端連接m16的柵極和u3的輸出端，輸出端連接m13的柵極、u5的第二輸入端和u7的輸入端。

u5的電源正極連接電源，電源負極接地，第一輸入端連接u1的輸出端，第二輸入端連接u4的輸出端，輸出端連接u6的輸入端。

u6的電源正極連接電源，電源負極接地，輸入端連接u5的輸出端，輸出端輸出上電復位信號por。

u7的電源正極連接電源，電源負極接地，輸入端連接u4的輸出端，輸出端連接u8的第二輸入端。

u8的電源正極連接電源，電源負極接地，第一輸入端連接外部停機信號端，第二輸入端連接u7的輸出端，輸出端連接u9的輸入端。

u9的電源正極連接電源，電源負極接地，輸入端連接u8的輸出端，輸出端產生前述內部停機信號sd(從而u9的輸出端為內部停機信號端)。

u10的電源正極連接電源，電源負極接地，輸入端連接u9的輸出端，輸出端產生前述反內部停機信號sdb(從而u10的輸出端為反內部停機信號端)。

上電復位電路的工作原理為：上電之初，電源電壓為0，作為電容使用的m14的柵極電壓也為0。當電源達到預定值時，由于ipor的值很小，m14的柵極電壓仍然接近0。此時u1的輸出為0，u2的輸出為vdd，u3的輸出為0，u4的輸出為vdd，u7的輸出(即u8的第一輸入)為0，因此無論外部停機信號shutdown的邏輯為1還是0，內部停機信號sd的邏輯都為0。

保證內部停機信號sd的邏輯為0后，啟動電路開始工作，m12開始輸出ipor。ipor持續對m14的柵極充電，當m14柵極電壓達到u1的閾值電壓時，u1的輸出開始翻轉為vdd，此時u2的輸出為0，u3的輸出為vdd，u4的輸出也為0，但較u1的輸出有一個延遲(由于u2，m15，u3，m16的延遲作用)，因此在u6的輸出產生一個復位脈沖por，即上電復位信號。

同時，由于此時u7的輸出為vdd，內部停機信號開始跟隨外部停機信號shutdown，當shutdown的邏輯為1時，上電復位電路給出一個邏輯為1的內部停機信號，使其他電路進入微功耗高阻狀態。

另外，當u4的輸出變為0后，m13的柵極電位被拉低，進而將m14的柵極電位拉高。這避免了在停機狀態下由于漏電流的存在，造成m14柵極電壓變低，在再啟動過程中會再產生一個上電復位信號por，進而使芯片重新復位，使得停機前的邏輯被復位，造成邏輯混亂。

圖4所示為本實施例中上電復位信號por、u7的輸入信號u7_in、u7的輸出信號u7_out和內部停機信號sd的仿真圖。從圖4中可以看出，在上電過程直到上電復位信號por產生之前，u7的輸入信號u7_in一直跟隨電源，u7的輸出一直為0，因此內部停機信號sd的邏輯也一直為0，從而確保了上電過程中不會誤產生關機信號。

此外，為了提高電源抑制比，上述由m7、m8、m9、m10組成的電流鏡也可以由共源共柵電流鏡替代，即上述m7、m8、m9、m10各自的漏極和源極的連接可以對換。

本發明提出了一種可停機芯片的偏置電流和上電復位電路，避免了上電時停機信號為停機邏輯的混亂，保證了停機信號在上電過程中上電復位信號產生之前不起作用，從而確保芯片順利上電。此外，在停機再啟動后，確保了上電復位信號不會再次出現，進一步保障了再啟動后芯片的邏輯正確。本發明大大提高了芯片停機和啟動的可靠性。

上述的對實施例的描述是為便于該技術領域的普通技術人員能理解和應用本發明。熟悉本領域技術的人員顯然可以容易地對這些實施例做出各種修改，并把在此說明的一般原理應用到其他實施例中而不必經過創造性的勞動。因此，本發明不限于這里的實施例，本領域技術人員根據本發明的揭示，不脫離本發明范疇所做出的改進和修改都應該在本發明的保護范圍之內。