快閃存儲器件及其編程/擦除方法

專利名稱：快閃存儲器件及其編程/擦除方法
技術領域：
示例實施例涉及一種快閃存儲器件以及用于編程/擦除所述快閃存儲器件的方法。
背景技術：
非易失性存儲器件(例如快閃存儲器件)可以是電可擦除可編程存儲器件。所述 非易失性存儲器件甚至在未被供電時也可以保持數據。例如，快閃存儲器件可以是NAND類 型非易失性存儲器件，其具有排列在NAND串上的存儲器晶體管。

發明內容
實施例關注一種快閃存儲器件以及用于編程/擦除該快閃存儲器件的方法，其基 本上克服了由于相關技術的限制和缺陷導致的一個或多個問題。 根據本發明構思的一個方面，提供一種快閃存儲器件，包括本體區域(bulk region);第一到第n存儲單元晶體管，在所述本體區域上被排列成行，n是等于或大于2的 自然數；第一到第n字線，分別與所述第一到第n存儲單元晶體管的柵極連接；第一虛擬單 元晶體管，與所述第一存儲單元晶體管連接；第一虛擬字線，與所述第一虛擬單元晶體管的 柵極連接；第一選擇晶體管，與所述第一虛擬單元晶體管連接；第一選擇線，與所述第一選 擇晶體管的柵極連接；以及，電壓控制單元，與所述第一選擇線連接，所述電壓控制單元被 適配成在用于擦除所述第一到第n存儲單元晶體管的擦除模式中向所述第一選擇線輸出 一低于施加到所述本體區域的電壓的電壓。所述電壓控制單元可以在用于擦除所述第一到 第n存儲單元晶體管的擦除模式中向所述第一選擇線施加第一電壓和所述本體區域的電 壓中的較低的一個電壓。 如果向所述本體區域施加第二電壓，則所述本體區域的電壓可以從所述本體區域 的初始電壓增加到施加到所述本體區域的第二電壓。 所述第一電壓和第二電壓之間的差可以小于可導致所述第一選擇晶體管中的隧 道效應的電壓。 根據本發明構思的另一方面，提供一種快閃存儲器件，所述快閃存儲器件包括本 體區域；第一到第n存儲單元晶體管(n是等于或大于2的自然數)，在所述本體區域上被 排列成行；第一到第n正常字線，分別與所述第一到第n存儲單元晶體管的柵極連接；第一 和第二虛擬單元晶體管，分別與所述第一和第n存儲單元晶體管連接；第一和第二虛擬字 線，分別與所述第一和第二虛擬單元晶體管的柵極連接；第一和第二選擇晶體管，分別與所 述第一和第二虛擬單元晶體管連接；第一和第二選擇線，分別與所述第一和第二選擇晶體 管的柵極連接；以及，電壓控制單元，在用于擦除所述第一到第n存儲單元晶體管的擦除模 式中向所述第一和第二選擇線施加第一 電壓以及向所述本體區域施加第二電壓。
所述第一和第二電壓之間的差可以小于可導致所述第一選擇晶體管或第二選擇 晶體管中的隧道效應的電壓。
根據本發明的另一方面，提供一種擦除快閃存儲器件的方法，所述快閃存儲器件包括多個串，每個串包括在本體區域上被排列成行的多個存儲單元；第一虛擬單元晶體管；第一虛擬字線；第一選擇晶體管；和第一選擇線，所述擦除方法包括在用于擦除存儲單元晶體管的擦除模式中比較第一電壓和所述本體區域的電壓；并且根據比較結果，向第一選擇字線施加所述第一電壓和所述本體區域的電壓中較低的一個電壓。 根據本發明構思的另一方面，提供一種編程快閃存儲器件的方法，所述快閃存儲器件包括多個串，每個串包括在本體區域上被排列成行的多個存儲單元；第一虛擬單元晶體管；第一虛擬字線；第一選擇晶體管；和第一選擇線，所述編程方法包括向與編程目標存儲單元晶體管的柵極連接的目標編程正常字線施加編程電壓，以及向其他正常字線施加通過電壓；向所述第一選擇線施加第一電壓；并且向所述第一虛擬字線施加第二電壓。
如果所述編程目標存儲單元晶體管與所述第一虛擬單元晶體管相鄰，則所述第二電壓可以具有在所述第一 電壓和所述編程電壓之間的電壓電平。


通過參照附圖詳細描述示范性實施例，對于本領域普通技術人員來說，上述和其他特征和優點將變得更加清楚，在附圖中 圖1圖解了根據示例實施例的快閃存儲器件的電路圖； 圖2是根據示例實施例的在擦除模式中施加于快閃存儲器件的電壓的表格；
圖3圖解了根據示例實施例的第一選擇線的電壓和本體區域的電壓關于時間的曲線圖； 圖4圖解了根據對比示例的快閃存儲器件的電路圖； 圖5圖解了在擦除模式中施加于圖4中示出的對比快閃存儲器件的電壓的表格；
圖6圖解了根據本發明構思的另一實施例的快閃存儲器件的電路 圖7是根據示例實施例的在擦除模式中施加于快閃存儲器件的電壓的表格；
圖8是根據示例實施例的在編程模式中施加于快閃存儲器件的電壓的表格；
圖9圖解了根據示例實施例的存儲卡的方框圖；禾口
圖10圖解了根據示例實施例的數據處理系統的方框圖。
具體實施例方式
在此以引用方式整體包含在2008年11月27日向韓國知識產權局提交的、申請號為10-2008-0118808、名稱為"快閃存儲器件及其編程/擦除方法"的韓國專利申請。
在快閃存儲器件中的多個存儲單元的每一個可以包括具有控制柵極、浮置柵極、源極和漏極的單元晶體管。可以通過Fowler-Nordheim(FN)隧道機制來編程或擦除快閃存儲器件的單元晶體管。 例如，可以通過向控制柵極施加地電壓和向半導體襯底(或本體)施加高電壓(例如高于電源電壓的電壓)來執行存儲單元中的單元晶體管的擦除操作。根據這樣的擦除偏置條件，由于在浮置柵極和本體之間的大電壓差而導致在它們之間形成強電場。結果，由于FN隧道效應，浮置柵極中的電子被發射到本體。在這種情況下，可能降低被擦除單元晶體管的閾值電壓。
6
在另一例子中，可以通過向控制柵極施加高電壓以及通過向漏極和本體施加地電壓來執行單元晶體管的編程操作。在這種偏置條件下，由于FN隧道效應，電子被注入到單元晶體管的浮置柵極中。在這種情況下，可能提高被編程單元晶體管的閾值電壓。
其中電子被注入到單元晶體管的浮置柵極中的狀態稱為編程狀態，而其中電子被從浮置柵極移除的狀態稱為擦除狀態。編程狀態下的閾值電壓大于大約OV，而擦除狀態下的閾值電壓小于大約OV。 下文中將參照附圖更詳細描述示例實施例；然而，它們可以以不同形式來體現，并且不應當被曲解為限于在此提出的實施例。而是，提供這些實施例以便本公開是透徹的和完整的，并且將本發明的范圍全面地傳達給本領域技術人員。 在附圖中，為了圖示清楚，可能放大元件和區域的尺寸。還應當理解當一個元件被稱為"在兩個元件之間"或"連接"另一元件時，其可以是在兩個元件之間的或連接另一元件的唯一元件，或者還可以出現一個或多個居間元件。自始至終，相似的參考數字/符號指代相似的元件。
圖1圖解了根據一個實施例的快閃存儲器件的電路圖。 參照圖l，根據一個實施例的快閃存儲器件可以包括第一選擇晶體管TSS、第一虛擬單元晶體管TD1、第一存儲單元晶體管TM1到第n存儲單元晶體管TMn、第二虛擬單元晶體管TD2和第二選擇晶體管TGS。這里，n是等于或大于2的自然數。 第一選擇晶體管TSS和第二選擇晶體管TGS、第一虛擬單元晶體管TD1和第二虛擬單元晶體管TD2、以及第一存儲單元晶體管TM1到第n存儲單元晶體管TMn可被形成在本體區域120上。 如圖1所示，第一存儲單元晶體管TM1到第n存儲單元晶體管TMn可被排列成行。第一虛擬單元晶體管TD1和第二虛擬單元晶體管TD2可分別連接到第一存儲單元晶體管TM1到第n存儲單元晶體管TMn的兩端。也就是說，第一虛擬單元晶體管TD1和第二虛擬單元晶體管TD2可以分別連接到第一存儲單元晶體管TM1和第n存儲單元晶體管TMn。第一選擇晶體管TSS和第二選擇晶體管TGS可以分別連接到第一虛擬單元晶體管TD1和第二虛擬單元晶體管TD2，例如，第一虛擬單元晶體管TD1可以連接在第一存儲單元晶體管TM1和第一選擇晶體管TSS之間。 可以通過相應線路向第一選擇晶體管TSS和第二選擇晶體管TGS、第一虛擬單元晶體管TD1和第二虛擬單元晶體管TD2、以及第一存儲單元晶體管TM1到第n存儲單元晶體管TMn的柵極施加電壓。如圖1所示，第一字線WL1到第n字線WLn可以分別連接到第一存儲單元晶體管TM1到第n存儲單元晶體管TMn的柵極。如圖1進一步所示出的，第一虛擬字線DWL1和第二虛擬字線DWL2可以分別連接到第一虛擬單元晶體管TD1和第二虛擬單元晶體管TD2的柵極，第一選擇線SSL和第二選擇線GSL可以分別連接到第一選擇晶體管TSS和第二選擇晶體管TGS的柵極。例如，第一選擇晶體管TSS可以是串選擇晶體管，第二選擇晶體管TGS可以是地選擇晶體管。然而，應當注意任意合適的選擇晶體管的配置都在本發明構思中，例如，第一選擇晶體管TSS可以是地選擇晶體管，而第二選擇晶體管TGS可以是串選擇晶體管。 可以通過分別經由第一字線WL1到第n字線WLn向第一存儲單元晶體管TM1到第n存儲單元晶體管TMn的柵極施加各種電壓(例如編程電壓、讀電壓和/或擦除電壓)來操作(例如編程、讀和/或擦除)第一存儲單元晶體管TM1到第n存儲單元晶體管TMn。
根據示例實施例的快閃存儲器件可以進一步包括電壓控制單元150。如圖1所示，電壓控制單元150可以包括電壓比較器151和電壓產生器152，并且可以經由相應的第一選擇線SSL和第二選擇線GSL向第一選擇晶體管TSS和第二選擇晶體管TGS中的至少一個施加電壓。例如，在擦除模式期間，電壓控制單元150可以例如根據在本體區域120中測量得到的電壓值來向第一選擇晶體管TSS和第二選擇晶體管TGS中的至少一個輸出兩個電壓值之一。下面將參照圖2和3來更詳細描述電壓控制單元150的操作。
圖2是在擦除模式中施加于圖1的快閃存儲器件的示范性電壓值的表格。
在擦除模式中，可以一次(例如同時)擦除圖l所示的第一存儲單元晶體管TMl到第n存儲單元晶體管TMn中的所有存儲單元晶體管。雖然可以一次僅僅擦除第一存儲單元晶體管TM1到第n存儲單元晶體管TMn中的一些存儲單元晶體管，但是在當前實施例中假定一次擦除第一存儲單元晶體管TM1到第n存儲單元晶體管TMn中的所有存儲單元晶體管。 參照圖1和2，在用于擦除第一存儲單元晶體管TM1到第n存儲單元晶體管TMn的擦除模式中，可以向第一虛擬字線DWL1和第二虛擬字線DWL2施加第三電壓V3(例如，大約為5V)，可以向第一正常字線WL1到第n正常字線WLn施加第四電壓V4 (例如，大約為0V)。可以向本體區域120施加第二電壓VJ例如，大約為20V)。 電壓控制單元150可以向所述第一選擇晶體管TSS和第二選擇晶體管TGS中的至少一個(例如向第一選擇線SSL和第二選擇線GSL)輸出第一電壓K和電壓Ve中的一個。第一電壓K可以是例如大約12V，而電壓VB可以是所述本體區域120的測量電壓。應當注意電壓Ve不是指施加于本體區域120的電壓，而是指在本體區域120中測量到的電壓。例如，當向本體區域120施加第二電壓、時，電壓VJ即在本體區域120中測量到的電壓)可以初始地低于第二電壓、并且可以逐漸增加，因此，僅僅在預定時間之后，電壓Ve可以等于第二電壓、，如以下參照圖3所詳細描述的那樣。 電壓控制單元150可以向第一選擇晶體管TSS和第二選擇晶體管TGS中的至少一個輸出第一電壓K和電壓Ve中的較低電壓。換句話說，電壓控制單元150在給定時間可以確定第一電壓K (例如大約為12V的恒定值)和電壓VB (即本體區域120的測量電壓，其可以隨時間變化)中的哪一個具有較低的電壓值，從而，較低的電壓值可被輸出到第一選擇晶體管TSS和第二選擇晶體管TGS中的至少一個。如此，由于電壓VB可以不超過施加到本體區域120的第二電壓V2并且電壓控制單元150向第一選擇晶體管TSS和第二選擇晶體管TGS中的至少一個施加第一電壓K和電壓VB中的較低電壓，所以由電壓控制單元150施加到選擇線的電壓可以不超過第二電壓V2(即施加到本體區域120的電壓)。也就是說，施加到選擇線(例如第一選擇線SSL)的電壓可以不大于施加到本體區域120的電壓，例如，在本體區域120的電壓增加之前施加到選擇線(例如第一選擇線SSL)的電壓可以不增加。因此，可以防止快閃存儲器件的惡化。應當注意為了方便，下文中，將僅僅描述對于第一選擇線SSL的電壓施加；然而，可以以與第一選擇線SSL基本相同的方式以及與第一選擇線SSL同時地操作第二選擇線TGS。 圖3圖解了施加于第一選擇線SSL的電壓關于時間的變化的曲線圖。將結合圖1和2來描述圖3。
參照圖3，在時間T1，向本體區域120施加第二電壓V2(例如大約為20V)。如圖3所示，在時間Tl，電壓Ve(即在圖中由曲線表示的電壓)基本上可以低于第二電壓、(即低于大約20V)。隨著時間，如圖3中所示，電壓VB可以逐漸增力n，例如在時間T2，電壓Vb可等于大約12V。 一旦電壓VB達到第二電壓V2的電壓值(例如大約20V)，則電壓VB可保持在大約20V。由于在時間Tl和T2之間，電壓VB低于第一電壓V:(例如低于大約12V)，電壓控制單元150可以向第一選擇線SSL輸出電壓VB作為Vsa。在時間T2之后，即一旦電壓VB等于或大于第一電壓V"電壓控制單元150可以向第一選擇線SSL輸出第一電壓K作為Vsa。
在擦除模式中，在第二電壓VJ例如大約20V)和第一電壓VJ例如大約12V)之間的差可以小于能夠導致第一選擇晶體管TSS中的隧道效應的電壓。在擦除模式中施加于第一虛擬字線DWL1的第三電壓V"例如大約5V)可以高于在擦除模式中施加于第一正常字線WL1到第n正常字線WLn的第四電壓V4(例如大約OV)，并且可以低于第一電壓V"例如，第三電壓V3可以是第四電壓V4和第一電壓K的平均值，例如第三電壓V3可以是大約6V，而不是大約5V。 如圖1所示，電壓控制單元150可以包括電壓比較器151和電壓產生器152。電壓比較器151可以接收第一 電壓K的第一輸入和測量電壓VB的第二輸入，并且可比較第一 電壓K和電壓VB。根據電壓比較器151的比較結果，電壓產生器152可以將第一 電壓K和電壓VB之一 (即兩個值中的較低者)施加于第一選擇線SSL。 返回圖l，根據示例實施例的快閃存儲器件可以進一步包括電荷供應線CSL和位線BL。電荷供應線CSL可以向包括第一選擇晶體管TSS和第二選擇晶體管TGS的串提供電荷。電荷供應線CSL可以是公共電源線。 根據示例實施例，快閃存儲器件可以包括電壓控制單元，被適配成向選擇線輸出低于施加到本體區域的電壓的電壓。相反，如圖4和5中所示，在沒有電壓控制單元的對比快閃存儲器件中，在擦除模式中，第一選擇線SSL和第二選擇線GSL可以被浮置。因此，對比快閃存儲器件的第一選擇線SSL和第二選擇線GSL的電壓可以增加至本體區域320的電壓值，例如，在本體區域320的電壓增加之前施加到第一選擇線SSL的電壓V^可以增加。如此，在第一選擇線SSL和第一虛擬字線DWL1之間以及在第二選擇線GSL和第二虛擬字線DWL2之間可能出現漏電流，從而導致快閃存儲器件的惡化。 圖6圖解了根據另一實施例的快閃存儲器件的電路圖。參照圖6，該快閃存儲器件可以包括第一選擇晶體管TSS、第一虛擬單元晶體管TD1、第一存儲單元晶體管TM1到第n存儲單元晶體管TMn、第二虛擬單元晶體管TD2和第二選擇晶體管TGS。可以以前面參照圖1描述的基本上相同的方式在本體區域620上排列第一選擇晶體管TSS和第二選擇晶體管TGS、第一虛擬單元晶體管TD1和第二虛擬單元晶體管TD2、以及第一存儲單元晶體管TM1到第n存儲單元晶體管TMn。 下文中，將描述在圖6中示出的快閃存儲器件和在圖1中示出的快閃存儲器件之間的差別。圖6中示出的快閃存儲器件可以包括電壓控制單元650。在擦除模式中，電壓控制單元650可以向選擇線和本體區域620施加不同的電壓，以便施加到第一選擇線SSL和第二選擇線GSL的電壓值可以低于施加于本體區域620的電壓。 圖7圖解了在擦除模式中施加于圖6中所示的快閃存儲器件的電壓的表格。例如，參照圖6和7，在擦除模式中，電壓控制單元650可以向第一選擇線SSL和第二選擇線GSL
9施加第一電壓K (例如大約為12V)，并且可以向本體區域620施加第二電壓V2 (例如大約為20V)。 這樣，在圖6中示出的快閃存儲器件中，由于第一選擇線SSL和第二選擇線GSL沒有被浮置，所以第一選擇線SSL和第二選擇線GSL的電壓不能增加到本體區域620的電壓。因此，可以防止在第一選擇線SSL和第二選擇線GSL以及第一虛擬字線DWL1和第二虛擬字線DWL2之間的露電流。 根據實施例的快閃存儲器件的擦除方法可以包括比較電壓以確定較低電壓并且
將該較低電壓施加于至少一條選擇線。電壓的比較可以包括比較第一電壓和本體區域的電
壓。電壓的施加可以包括向選擇線施加低于施加到本體區域的電壓的電壓。 圖8圖解了根據實施例的在快閃存儲器件的編程方法中施加的電壓的表格。根據
一個實施例的編程方法可被應用于圖1或圖6中示出的快閃存儲器件。下文中，將代表性
地描述圖1中示出的快閃存儲器件，并且因而，將結合圖l來描述圖8。 參照圖1和8，在編程模式中，第一選擇晶體管TSS可被導通。為此，可以經由第一
選擇線SSL向第一選擇晶體管TSS的柵極施加電源電壓Vrc。而且，第二選擇晶體管TGS可
以被截止。為此，可以經由第二選擇線GSL向第二選擇晶體管TGS的柵極施加地電壓(即
大約為0V)。 在第一存儲單元晶體管TM1是編程目標存儲單元晶體管時，即編程目標存儲單元晶體管與第一虛擬單元晶體管TD1相鄰時，如下所述執行編程方法。 可以通過第一字線WL1向第一存儲單元晶體管TM1的柵極施加編程電壓V，。可以通過第一虛擬字線DWL1向第一虛擬單元晶體管TD1的柵極施加第五電壓(例如大約為(Vcc+Vpgm) /2的電壓值)。可以向第二字線WL2到第n字線WLn以及第二虛擬字線DWL2施加通過電壓V,。 通過電壓Vpass可以高于第二存儲單元晶體管TM2到第n存儲單元晶體管TMn以及第二虛擬單元晶體管TD2的閾值電壓。因此，由于通過電壓Vp^，第二存儲單元晶體管TM2到第n存儲單元晶體管TMn以及第二虛擬單元晶體管TD2可以被導通。編程電壓V，可以高于通過電壓Vp^，并且第五電壓(例如(Vcc+Vpgm)/2)可以具有編程電壓V，和電源電壓l之間的電壓電平。然而應當注意盡管圖8圖解了第五電壓等于在編程電壓V，和電源電壓Vcc之間的平均電壓值(即d+V，)/2)，但是，本發明構思不限于此，即第五電壓可以等于在編程電壓V，和電源電壓Vcc之間的任何電壓值(例如Vpgm/2)。
如圖8中進一步示出的，當第二存儲單元晶體管TM2是編程目標存儲單元晶體管時(即當編程目標存儲單元晶體管與第一虛擬單元晶體管TD1不相鄰時)，如下所述執行編程方法。 可以通過第二字線WL2向第二存儲單元晶體管TM2的柵極施加編程電壓V，。可以向第一字線WL1、第三字線WL3到第n字線WLn以及第一虛擬字線DWL1和第二虛擬字線DWL2施加通過電壓Vp^。 如上所述，如果編程目標存儲單元晶體管與第一虛擬單元晶體管TD1相鄰，則可以向第一虛擬字線DWL1施加編程電壓V，和電源電壓Vcc之間的電壓。可以將相同的原理應用于編程目標存儲單元晶體管與第二虛擬字線DWL2相鄰的情況。另一方面，如果編程目標存儲單元晶體管與第一虛擬單元晶體管TD1不相鄰，則可以向第一虛擬字線DWL1施加通此，在編程模式中可以減小在字線和虛擬字線之間的電壓差，由此減小在該字線和相鄰虛擬字線之間的漏電流。 在根據一個實施例的快閃存儲器件中包含的每個存儲單元晶體管可以是NAND快閃存儲單元晶體管。可以在用于存儲高容量數據的存儲卡中或在數據處理系統(例如移動設備或膝上型計算機)中采用該快閃存儲器件。 圖9圖解了根據實施例的存儲卡900的方框圖。參照圖9，存儲卡900可以包括根據一個實施例的快閃存儲器件910。存儲卡900可以包括用于控制在主機和該快閃存儲器件910之間的各種數據交換的存儲器控制器920。 如圖9中所示，可以使用靜態隨機存取存儲器(SRAM)921作為中央處理單元(CPU) 922的工作存儲器。主機接口 923可以包括與存儲卡900連接的主機的數據交換協議。糾錯塊924可以檢測和糾正在從快閃存儲器件910讀取的數據中包含的錯誤。存儲器接口925可以與快閃存儲器件910接口連接。CPU 922可以執行對于與存儲器控制器920的數據交換的各種控制操作。雖然在圖9中未示出，但是為了與主機的接口連接，存儲卡900可以進一步包括存儲代碼數據的只讀存儲器ROM(未示出)。快閃存儲器件910和存儲卡900可以被提供給存儲系統(例如固態盤(SSD)器件)。 圖10圖解了根據一個實施例的數據處理系統1000的方框圖。參照圖IO，該數據處理系統1000可以包括根據一個實施例的快閃存儲器件1011。快閃存儲器件1011可以是非易失性存儲系統1010的一部分。數據處理系統1000可以進一步包括調制解調器1020、CPU 1030、隨機存取存儲器(RAM) 1040、和用戶接口 1050 (它們可以分別連接到系統總線1060)。非易失性存儲系統1010可以存儲由CPU 1030處理的數據和從數據處理系統1000的外部輸入的數據。這里，非易失性存儲系統1010可以由SSD形成，在這種情況下，數據處理系統1000可以穩定地在非易失性存儲系統1010中存儲高容量數據。當可靠性提高時，非易失性存儲系統1010可以減少糾錯所需的資源，并因而可以向數據處理系統1000提供快速的數據交換功能。雖然在圖10中未示出，但是數據處理系統IOOO可以進一步包括例如應用芯片組、照相機圖像處理器(CIS)、移動動態隨機存取存儲器(DRAM)或輸入/輸出(I/O)設備。 隨著移動設備(例如蜂窩電話機、個人數據助理(PDA)、數字照相機、便攜式游戲控制臺和MP3播放器(MP3P))的使用的增加，可以將根據一個實施例的快閃存儲器件公共地用作代碼存儲器以及數據存儲器。而且，在家應用設備(例如，高清晰度電視機(HDTV)、數字視頻盤(DVD)播放器、路由器和全球定位系統(GPS))中可以使用所述快閃存儲器件。
而且，快閃存儲器件可以被封裝到各種封裝中，所述封裝例如，層疊封裝(PoP)、球柵陣列(BGA)、芯片尺寸封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、晶片中華夫封裝(die in waffle pack)、晶圓中管芯形式(die in wafer form)、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、系統級封裝(SIP)、多芯片封裝(MCP)、晶圓級制作封裝(WFP)、晶圓級堆疊封裝(WSP)等。
已在此公開了示范性實施例，雖然采用特定術語，但是以通用和僅僅描述方式來使用和解釋它們，并且不是為了限制的目的。因此，本領域普通技術人員應當理解在不脫離下列權利要求所闡述的本發明的精神和范圍的情況下可以在形式和細節上進行各種修改。
1權利要求
一種快閃存儲器件，包括本體區域；第一到第n存儲單元晶體管，在所述本體區域上被排列成行，n是等于或大于2的自然數；第一到第n字線，分別與所述第一到第n存儲單元晶體管的柵極連接；第一虛擬單元晶體管，與所述第一存儲單元晶體管連接；第一虛擬字線，與所述第一虛擬單元晶體管的柵極連接；第一選擇晶體管，與所述第一虛擬單元晶體管連接；第一選擇線，與所述第一選擇晶體管的柵極連接；和電壓控制單元，與所述第一選擇線連接，所述電壓控制單元被適配成在用于擦除所述第一到第n存儲單元晶體管的擦除模式中向所述第一選擇線輸出一低于施加到所述本體區域的電壓的電壓。
2. 如權利要求1所述的快閃存儲器件，其中，所述電壓控制單元被適配成在用于擦除 所述第一到第n存儲單元晶體管的擦除模式中向所述第一選擇線輸出在第一電壓和第二 電壓中的較低電壓，其中，所述第一 電壓低于施加到所述本體區域的電壓，所述第二電壓是 在所述本體區域中測量得到的電壓。
3. 如權利要求2所述的快閃存儲器件，其中，所述第二電壓從所述本體區域的初始電 壓逐漸增加到施加到所述本體區域的電壓。
4. 如權利要求3所述的快閃存儲器件，其中，所述第一電壓與施加到所述本體區域的 電壓之間的差小于可導致所述第一選擇晶體管中的隧道效應的電壓。
5. 如權利要求2所述的快閃存儲器件，其中，所述電壓控制單元包括 電壓比較器，被適配成比較所述第一電壓和所述第二電壓；禾口電壓產生器，被適配成根據所述電壓比較器的比較結果而向所述第一選擇線施加所述 第一和第二電壓當中的較低電壓。
6. 如權利要求2所述的快閃存儲器件，其中，在擦除模式中施加到所述第一虛擬字線 的第三電壓高于在所述擦除模式中施加到所述第一到第n字線的第四電壓，所述第三電壓 低于所述第一電壓。
7. 如權利要求6所述的快閃存儲器件，其中，所述第三電壓是所述第一電壓和第四電 壓的平均值。
8. 如權利要求l所述的快閃存儲器件，還包括 第二虛擬單元晶體管，連接到第n存儲單元晶體管； 第二虛擬字線，連接到所述第二虛擬單元晶體管的柵極； 第二選擇晶體管，連接到所述第二虛擬單元晶體管；禾口 第二選擇線，連接到所述第二選擇晶體管的柵極，其中，所述電壓控制單元與所述第二選擇線連接，所述電壓控制單元被適配成在所述 擦除模式中向所述第一和第二選擇線輸出基本上相同的電壓。
9. 如權利要求8所述的快閃存儲器件，其中，所述第一和第二選擇晶體管之一是串選 擇晶體管，而所述第一和第二選擇晶體管中的另一個是地選擇晶體管。
10. 如權利要求1所述的快閃存儲器件，其中，所述電壓控制單元被適配成在用于擦除所述第一到第n存儲單元晶體管的擦除模式中向所述第一選擇線輸出第一電壓，向所述本 體區域輸出第二電壓，所述第一電壓低于所述第二電壓。
11. 如權利要求IO所述的快閃存儲器件，還包括 第二虛擬單元晶體管，連接到第n存儲單元晶體管； 第二虛擬字線，連接到所述第二虛擬單元晶體管的柵極； 第二選擇晶體管，連接到所述第二虛擬單元晶體管；禾口 第二選擇線，連接到所述第二選擇晶體管的柵極，其中，所述電壓控制單元與所述第二選擇線連接，所述電壓控制單元被適配成在所述 擦除模式中向所述第一和第二選擇線輸出基本上相同的電壓，以及其中，所述第一和第二電壓之間的差小于可導致所述第一選擇晶體管或第二選擇晶體管中 的隧道效應的電壓。
12. 如權利要求11所述的快閃存儲器件，其中，在所述擦除模式中施加到所述第一和 第二虛擬字線的電壓低于在所述擦除模式中施加到所述第一到第n字線的第四電壓。
13. —種快閃存儲卡，包括如權利要求1所述的快閃存儲器件。
14. 一種快閃存儲系統，包括如權利要求1所述的快閃存儲器件。
15. —種擦除快閃存儲器件的方法，所述快閃存儲器件具有第一到第n存儲單元晶體 管，在本體區域上被排列成行并且與相應的第一到第n字線連接；第一虛擬單元晶體管，與 所述第一存儲單元晶體管連接并且具有第一虛擬字線；第一選擇晶體管，與所述第一虛擬 單元晶體管連接并且具有與所述第一選擇晶體管連接的第一選擇線，所述方法包括經由電壓控制單元確定第一和第二電壓當中的較低電壓，所述第一 電壓低于施加到所 述本體區域的電壓，而所述第二電壓是在所述本體區域中測量得到的電壓；并且由所述電壓控制單元向所述第一選擇字線施加所述第一和第二電壓當中的較低電壓。
16. 如權利要求15所述的擦除方法，其中，所述第二電壓從所述本體區域的初始電壓 逐漸增加到施加到所述本體區域的電壓，所述第一 電壓與施加到所述本體區域的電壓之間 的差小于可導致所述第一選擇晶體管中的隧道效應的電壓。
17. 如權利要求15所述的擦除方法，其中，在所述本體區域中測量得到的電壓基本上 等于施加于所述本體區域的電壓，以便所述電壓控制單元向所述第一選擇字線輸出所述第 一電壓，向所述本體區域輸出所述第二電壓。
18. 如權利要求15所述的擦除方法，其中，施加較低電壓的步驟包括向所述第一虛擬 字線施加第三電壓，所述第三電壓高于施加到所述第一到第n字線的第四電壓，而低于所 述第一電壓。
19. 一種編程快閃存儲器件的方法，所述快閃存儲器件具有第一到第n存儲單元晶體 管，在本體區域上被排列成行并且與相應的第一到第n字線連接；第一虛擬單元晶體管，與 所述第一存儲單元晶體管連接并且具有第一虛擬字線；第一選擇晶體管，與所述第一虛擬 單元晶體管連接并且具有與所述第一選擇晶體管連接的第一選擇線，所述方法包括向與編程目標存儲單元晶體管的柵極連接的目標編程字線施加編程電壓，以及向其余 字線施加通過電壓；向所述第一選擇線施加第一電壓；并且 向所述第一虛擬字線施加第二電壓，其中，如果所述編程目標存儲單元晶體管與所述第一虛擬單元晶體管相鄰，則所述第 二電壓具有在所述第一 電壓和所述編程電壓之間的電壓電平。
20.如權利要求19所述的編程方法，其中，如果編程目標存儲單元晶體管與所述第一 虛擬單元晶體管不相鄰，則所述第二電壓具有所述通過電壓的電壓電平。
全文摘要
一種快閃存儲器件，包括本體區域；第一到第n存儲單元晶體管，在所述本體區域上被排列成行；第一到第n字線，分別與所述第一到第n存儲單元晶體管的柵極連接；第一虛擬單元晶體管，與所述第一存儲單元晶體管連接；第一虛擬字線，與所述第一虛擬單元晶體管的柵極連接；第一選擇晶體管，與所述第一虛擬晶體管連接，第一選擇線，與所述第一選擇晶體管的柵極連接；電壓控制單元，與所述第一選擇線連接，所述電壓控制單元被適配成在用于擦除所述第一到第n存儲單元晶體管的擦除模式中向所述第一選擇線輸出一低于施加到所述本體區域的電壓的電壓。
文檔編號G11C16/02GK101751997SQ200910226570
公開日2010年6月23日 申請日期2009年11月25日 優先權日2008年11月27日
發明者劉民胎, 崔東郁, 崔正達, 李忠浩, 許星會 申請人:三星電子株式會社