<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

用于鐵電隨機存儲器的靈敏放大電路的制作方法

文檔序號:6740375閱讀:232來源:國知局
專利名稱:用于鐵電隨機存儲器的靈敏放大電路的制作方法
技術領域
本實用新型涉及非易失存儲器技術領域,尤其涉及一種用于鐵電隨機存儲器的靈敏放大電路。
背景技術
隨著IT技術的發展,對于非易失性存儲器的需求越來越大,讀寫速度要求越來越快,功耗要求越來越小,現有的傳統非易失性存儲器,例如EEPROM、FLASH已經難以滿足需求。鐵電隨機存儲器是一種在斷電時不會丟失內容的非易失性存儲器,其利用鐵電薄膜材料的極化可隨電場反轉并在斷電時仍可保持的特定,將鐵電薄膜與硅基CMOS工藝集 成的存儲器。鐵電存儲器的鐵電晶體在施加電場后,中心原子順著電場的方向在晶體移動,當原子移動時,它通過一個能量壁壘,從而引起電荷擊穿,內部電路感應到電荷擊穿并設置存儲器,移去電場后,中心原子保持不動,存儲器的狀態也得到保存。鐵電存儲器有兩種基本工作模式,一種是破壞性讀出,另一種是非破壞性讀出,其中破壞性讀出利用鐵電薄膜的電容效應,以鐵電存儲器電容取代常規的存儲電荷的電容,而非破壞性讀出則是利用鐵電薄膜的極化特性,以鐵電薄膜取代常規MOS場效用管中的柵介質層而構成的MFS結構鐵電場效應管作為存儲單元。

實用新型內容針對上述存在的技術問題,本實用新型的目的是提供一種用于鐵電隨機存儲器的靈敏放大電路,以提高存儲電路數據讀取的抗干擾性和可靠性。為達到上述目的,本實用新型采用如下的技術方案一種用于鐵電隨機存儲器的靈敏放大電路,包括兩個PMOS管Ml、M2,兩NMOS管M3、M4, PMOS管Ml的柵極與NMOS管M3的柵極相連接,PMOS管M2的柵極與NMOS管M3的柵極相連接,PMOS管Ml的漏極連接到NMOS管M3的漏極,PMOS管M2的漏極連接到NMOS管M4的漏極,PMOS管Ml的漏極和NMOS管M3的漏共同連接到位線BL,PMOS管M2的漏極和NMOS管M4的漏極共同連接到反位線BLn ;PMOS管Ml與PMOS管M2的源極相連接后連接到PMOS管M5的漏極,PMOS管M5的源極連接電源Vdd,PMOS管M5的柵極連接使能信號端,NMOS管M3與NMOS管M4的源極共同連接到NMOS管M6的漏極,NMOS管M6的源極接地,NMOS管M6的柵極連接柵極使能信號端;NMOS管M7、M8的柵極共同連接到位線預放電信號端,NMOS管M7、M8的源極共同連接然后接地,NMOS管M7的漏極連接到位線BL,NMOS管M8的漏極反位線BLn。位線BL上連接負載電容Cb,反位線BLn連接負載電容Cbn,負載電容Cb、Cbn的另
一端接地。當反相器中的2個PMOS管Ml,M2的尺寸偏差為±5%時,即Ml管子尺寸增大5%,M2管子尺寸減小5%,靈敏放大器正確放大的最小電壓差為」Vl=56 mV ;當反相器中的2個NMOS管M3,M4的尺寸偏差為±5%時,即M3管子尺寸增大5%,M4管子尺寸減小5%,靈敏放大器正確放大的最小電壓差為」V2=75 mV。當反相器中的2個PMOS管Ml,M2的閾值偏差為±0. 05 V時,即Ml的閾值增加O. 05 V,M4的閾值減小O. 05 V,靈敏放大器正確放大的最小電壓差為」V4=56 mV ;當反相器中的2個NMOS管M3,M4的閾值偏差為士 O. 05 V時,即M3的閾值增加O. 05 ¥114的閾值減小0.05 V,靈敏放大器能正確放大的最小電壓差為」V4=69 mV。本實用新型具有以下優點和積極效果I)本實用新型能提高鐵電隨機存儲器在讀取數據時的抗干擾性和可靠性;2)本實用新型提高鐵電隨機存儲器讀出電路的靈敏度,電路結構簡單、占用面積小、速度快、功耗低、輸入輸出合一。·
圖I是本實用新型提供的靈敏放大器的電路結構圖。圖2是本實用新型提供的電流型靈敏放大器的電路結構圖。
具體實施方式
靈敏放大器是鐵電隨即存儲器中比較重要的電路,它主要有兩個作用,一是將經過電荷再分配在其兩側位線上產生的微小電壓差放大;二是將鐵電隨即存儲器破壞性讀出過程中被破壞的數據“I”的進行回寫以及完成數據“O”的刷新,使得存儲信息得以恢復。由于它直接與存儲單元相連,它的靈敏度直接決定電路的抗干擾能力和可靠性,而它的工作時間又直接影響電路的工作速度。靈敏放大器具有模擬電路本質,其性能影響到存儲器的全面時序。下面以具體實施例結合附圖對本實用新型作進一步說明圖I是本實用新型提供的靈敏放大器的電路結構圖,由于交叉耦合CMOS靈敏放大器有電路簡單、占用面積小、速度快、功耗低、輸入輸出合一等優點,因此在鐵電隨即存儲器中選用這種結構,這也是絕大多數存儲器中所采用的結構。如該圖所示,這種結構主體由一對交叉耦合的CMOS反相器(Ml、M2、M3、M4),一個柵極接使能信號SAEP的PMOS管M5和一個柵極接使能信號SAEN的NMOS管M6組成;位線預放電信號PRE控制的兩個NMOS管可以使得靜態時位線電壓為零,減小對內部信號的干擾;Cb和Cbn為位線上的負載電容。具體來說,用于鐵電隨機存儲器的靈敏放大電路包括兩個PMOS管Ml、M2,兩NMOS管M3、M4,PMOS管Ml的柵極與NMOS管M3的柵極相連接,PMOS管M2的柵極與NMOS管M3的柵極相連接,PMOS管Ml的漏極連接到NMOS管M3的漏極,PMOS管M2的漏極連接到NMOS管M4的漏極,PMOS管Ml的漏極和NMOS管M3的漏共同連接到位線BL,PMOS管M2的漏極和NMOS管M4的漏極共同連接到反位線BLn,PM0S管M1、M2的源極相連接后連接到PMOS管M5的漏極,PMOS管M5的源極連接Vdd,PMOS管M5的柵極連接使能信號端SAEP,NMOS管M3、M4的源極共同連接到NMOS管M6的漏極,NMOS管M6的源極接地,NMOS管M6的柵極連接柵極使能信號端SAEN,兩個NMOS管的柵極共連接后連接到位線預放電信號PRE端,兩個NMOS管的源極共連接然后接地,兩個NMOS管的漏極分別連接到位線BL、反位線BLn,位線BL上連接負載電容Cb,反位線BLn連接負載電容Cbn,負載電容Cb、Cbn的另一端接地。下面介紹本實用新型提供的用于鐵電隨機存儲器的靈敏放大電路的工作原理,CMOS觸發式靈敏放大器在工作時,首先PRE電壓降為零,此時BL和BLn上的電壓仍為零;然后在BL和BLn上加一定的電壓差;接下來SAEN電壓升高至Tcc, SAEP電壓降為零,靈敏放大器開始工作,在M1、M3和M2、M4所組成的交叉耦合反相器的正反饋作用下,BL和BLn上的電壓很快被分別放大到Fcc和O ;最后SAEN電壓回零,SAEP電壓升高至Fee, PRE電壓重新升高至Fcc。,BL和BLn電壓強制回零,放大過程結束。靈敏度(Sensitivity)是衡量靈敏放大器性能的一個重要標志,指的是靈敏放大器能夠分辨的最小輸入電壓差。在理想狀況下,如果靈敏放大器電路完全對稱且不受外界噪聲信號的干擾,則靈敏放大器的靈敏度為零,即可以正確放大任意小的輸入電壓差。但由于實際電路的不完全對稱,主要是工藝造成的器件參數不對稱、位線電容不對稱以及陣列耦合噪聲等,靈敏放大器的靈敏度并不為零,而是這些因素造成的失配電壓(指在不對稱或噪聲干擾下靈敏放大器能正常工作所需要的最小電壓差)的總和。下面分別模擬分析這些因素對靈敏度造成的影響,在模擬過程中均考慮最差情況。首先考慮工藝造成的管子尺寸偏差。當反相器中的2個PMOS管Ml,M2的尺寸偏差為±5%時,即Ml管子尺寸增大5%,M2管子尺寸減小5%,經過模擬,靈敏放大器能正確放大的最小電壓差為」Vl=56 mV;當反相器中的2個NMOS管M3,M4的尺寸偏差為±5%時,即M3管子尺寸增大5%,M4管子尺寸減小5%,經過模擬,靈敏放大器能正確放大的最小電壓差為J V2=75 mVo再考慮工藝造成的管子閾值偏差。當反相器中的2個PMOS管Ml、M2的閾值偏差為±0. 05 V時,即Ml的閾值增加O. 05 V,M4的閾值減小O. 05 V,經過模擬,靈敏放大器能正確放大的最小電壓差為」V4=56 mV ;當反相器中的2個NMOS管M3,M4的閾值偏差為士O. 05 V時,S卩M3的閾值增加O. 05 VM4的閾值減小O. 05 V,經過模擬,靈敏放大器能夠正確放大的最小電壓差為」V4=69 mV。接下來考慮位線負載電容Cb和Cbn。的容值偏差。假設這個偏差為±5%,即Cb的電容值增加5%,Cbn的電容值減小5%,經過模擬,靈敏放大器能正確放大的最小電壓差為Z V5=16 mV最后再加上電源電壓漂移的影響,假設漂移10%,即當電源電壓由5V降至4. 5V時,以上各種情況下能分辨的最小電壓差分別為」V =46 mV,」V =75 mV,」V3,=53 mV,ZV4’=73 mV,ZV5’=22 mV,靈敏放大器的靈敏度為 Z V/+Z V2’+Z V3’+Z V4’+Z V5’=269mV。在陣列靈敏放大器的設計中,還需要考慮陣列耦合噪聲對靈敏度的影響,由于陣列噪聲的研究非常復雜,所以在陣列設計中,失配電壓采用10 mV的經驗數值。除了上述這種靈敏放大器結構,本實用新型同時提出一種如圖2所示的電流型靈敏放大器結構,這種靈敏放大器的基本結構與前面類似,區別在于這種結構通過M7,M8,M9和MlO這4個管子把BL和BLB上的輸入電壓轉化為電流然后進行比較放大,并且通過SEN和SENB輸出放大后的結果,從而忽略了 BL和BLB上的負載電容不對稱帶來的影響。在BL上的位線負載電容為10 pF,BLB上的位線負載電容為O. I pF,位線負載電容嚴重失調的情況下,對輸入電壓差為ImV的情況進行模擬。模擬結果顯示,靈敏放大器仍然能夠正確分辨,電路能夠正常工作,這種結構在ITlC的鐵電隨機存儲器參考單元中得以應用。 下面詳細描述該電流型靈敏放大器的組成結構,如圖2所示,包括兩個PMOS管Ml、M2,兩NMOS管M3、M4,PMOS管Ml的柵極與NMOS管M3的柵極相連接,PMOS管M2的柵極與NMOS管M3的柵極相連接,PMOS管Ml的漏極連接到NMOS管M3的漏極,PMOS管M2的漏極連接到NMOS管M4的漏極,PMOS管Ml的源極和PMOS管M2的源極共同連接到PMOS管M5的漏極,PMOS管M5的源極接Vdd,PMOS管M5的柵極連接使能信號端SAEP,NMOS管M3、M4的源極共同連接到NMOS管M6的漏極,NMOS管M6的源極接地,NMOS管M6的柵極連接柵極使能信號端SAEN ;電流型靈敏放大器還包括NMOS管M7、M8、M9、M10, NMOS管M7的漏極與NMOS管M8的漏極相連,NMOS管M7的源極接Vdd,NMOS管M7的柵極接位線BL,NMOS管M8的源極接地,NMOS管M8的柵極接位線預放電信號端PRE,NM0S管M9的漏極與NMOS管MlO的漏極相連,NMOS管M9的源極接Vdd,NMOS管M9的柵極接反位線BLB,NMOS管MlO的源極接地,NMOS管MlO的柵極接位線預放電信號端PRE ;電流型靈敏放大器還包括源極共連接并接地的兩個NMOS管,這兩個NMOS管的柵極共同連接到位線預放電信號端PRE。 以上實施例僅供說明本實用新型之用,而非對本實用新型的限制,有關技術領域的技術人員,在不脫離本實用新型的精神和范圍的情況下,還可以作出各種變換或變型,因此所有等同的技術方案,都落入本實用新型的保護范圍。
權利要求1.一種用于鐵電隨機存儲器的靈敏放大電路,其特征在于包括 兩個PMOS管M1、M2,兩NMOS管M3、M4,PM0S管Ml的柵極與NMOS管M3的柵極相連接,PMOS管M2的柵極與NMOS管M3的柵極相連接,PMOS管Ml的漏極連接到NMOS管M3的漏極,PMOS管M2的漏極連接到NMOS管M4的漏極,PMOS管Ml的漏極和NMOS管M3的漏共同連接到位線BL,PMOS管M2的漏極和NMOS管M4的漏極共同連接到反位線BLn ;PMOS管Ml與PMOS管M2的源極相連接后連接到PMOS管M5的漏極,PMOS管M5的源極連接電源Vdd,PMOS管M5的柵極連接使能信號端,NMOS管M3與NMOS管M4的源極共同連接到NMOS管M6的漏極,NMOS管M6的源極接地,NMOS管M6的柵極連接柵極使能信號端;NMOS管M7、M8的柵極共同連接到位線預放電信號端,NMOS管M7、M8的源極共同連接然后接地,NMOS管M7的漏極連接到位線BL,NMOS管M8的漏極反位線BLn。
2.根據權利要求I所述的用于鐵電隨機存儲器的靈敏放大電路,其特征在于還包括 位線BL上連接負載電容Cb,反位線BLn連接負載電容Cbn,負載電容Cb、Cbn的另一端接地。
3.根據權利要求I或2所述的用于鐵電隨機存儲器的靈敏放大電路,其特征在于 當反相器中的2個PMOS管Ml,M2的尺寸偏差為±5%時,即Ml管子尺寸增大5%,M2管子尺寸減小5%,靈敏放大器正確放大的最小電壓差為」Vl=56 mV ; 當反相器中的2個NMOS管M3,M4的尺寸偏差為±5%時,即M3管子尺寸增大5%,M4管子尺寸減小5%,靈敏放大器正確放大的最小電壓差為」V2=75 mV。
4.根據權利要求I或2所述的用于鐵電隨機存儲器的靈敏放大電路,其特征在于 當反相器中的2個PMOS管Ml,M2的閾值偏差為±0. 05 V時,即Ml的閾值增加O. 05V, M4的閾值減小O. 05 V,靈敏放大器正確放大的最小電壓差為」V4=56 mV ; 當反相器中的2個NMOS管M3,M4的閾值偏差為士 O. 05 V時,即M3的閾值增加O. 05乂皿4的閾值減小0.05 V,靈敏放大器能正確放大的最小電壓差為」V4=69 mV。
5.根據權利要求3所述的用于鐵電隨機存儲器的靈敏放大電路,其特征在于 當反相器中的2個PMOS管Ml,M2的閾值偏差為±0. 05 V時,即Ml的閾值增加O. 05V, M4的閾值減小O. 05 V,靈敏放大器正確放大的最小電壓差為」V4=56 mV ; 當反相器中的2個NMOS管M3,M4的閾值偏差為士 O. 05 V時,即M3的閾值增加O. 05乂皿4的閾值減小0.05 V,靈敏放大器能正確放大的最小電壓差為」V4=69 mV。
專利摘要本實用新型涉及非易失存儲器技術領域,尤其涉及一種用于鐵電隨機存儲器的靈敏放大電路。本實用新型由一對交叉耦合的CMOS反相器,一個柵極接使能信號的PMOS管和一個柵極接使能信號的NMOS管組成;位線預放電信號控制的兩個NMOS管可以使得靜態時位線電壓為零,減小對內部信號的干擾。本實用新型在讀取數據時的抗干擾性和可靠性高,電路結構簡單、占用面積小、速度快、功耗低、輸入輸出合一。
文檔編號G11C7/06GK202584735SQ201220101370
公開日2012年12月5日 申請日期2012年3月19日 優先權日2012年3月19日
發明者牛丹梅, 張志勇, 黃濤, 張麗麗, 王劍, 賈濤, 宋曉莉, 田偉莉 申請人:河南科技大學
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影