本公開的實施例涉及一種包括緩沖器芯片和存儲器芯片的半導體封裝件，以及一種包括該半導體封裝件的存儲器模塊。
背景技術：
1、近來，隨著利用人工智能(ai)和大數據的應用領域增加，要處理的數據量正爆炸式增加。諸如數據中心、服務器等的許多計算機系統需要大量的存儲器，并且使用計算機系統的應用需要比系統能力更大量的存儲器。然而，由于延時和帶寬的限制，難以向計算機系統添加存儲器。正在研究用于增加系統中的存儲器的量、同時維持低延時和高帶寬的各種方法。
技術實現思路
1、在本公開的一個實施例中，一種緩沖器芯片的操作方法可以包括：接收用于設置第一存儲器芯片的第一控制信號；緩沖第一控制信號并將所緩沖的第一控制信號傳輸到第一存儲器芯片；響應于第一控制信號而存儲用于第一存儲器芯片的設置值；接收用于設置第二存儲器芯片的第二控制信號；緩沖第二控制信號并將所緩沖的第二控制信號傳輸到第二存儲器芯片；響應于第二控制信號而存儲用于第二存儲器芯片的設置值；接收用于應用用于第一存儲器芯片的設置值的第三控制信號；緩沖第三控制信號并將所緩沖的第三控制信號傳輸到第一存儲器芯片；以及響應于第三控制信號而應用所存儲的用于第一存儲器芯片的設置值，作為緩沖器芯片的設置值。
2、在本公開的一個實施例中，一種半導體封裝件的操作方法可以包括：由緩沖器芯片接收用于設置第一存儲器芯片的第一控制信號；由緩沖器芯片緩沖第一控制信號并將所緩沖的第一控制信號傳輸到第一存儲器芯片；由緩沖器芯片響應于第一控制信號而存儲用于第一存儲器芯片的設置值；由第一存儲器芯片響應于第一控制信號而存儲用于第一存儲器芯片的設置值；由緩沖器芯片接收用于設置第二存儲器芯片的第二控制信號；由緩沖器芯片緩沖第二控制信號并將所緩沖的第二控制信號傳輸到第二存儲器芯片；由緩沖器芯片響應于第二控制信號而存儲用于第二存儲器芯片的設置值；由第二存儲器芯片響應于第二控制信號而存儲用于第二存儲器芯片的設置值；由緩沖器芯片接收用于應用用于第二存儲器芯片的設置值的第三控制信號；由緩沖器芯片緩沖第三控制信號并將所緩沖的第三控制信號傳輸到第二存儲器芯片；由緩沖器芯片響應于第三控制信號而應用所存儲的用于第二存儲器芯片的設置值，作為緩沖器芯片的設置值；以及由第二存儲器芯片響應于第三控制信號而應用所存儲的用于第二存儲器芯片的設置值，作為用于第二存儲器芯片的設置值。
3、在本公開的一個實施例中，一種緩沖器芯片可以包括：第一命令解碼器，其被配置為對第一芯片選擇信號和命令地址信號進行解碼；第二命令解碼器，其被配置為對第二芯片選擇信號和命令地址信號進行解碼；第一設置電路，其被配置為根據第一命令解碼器的解碼結果來存儲用于第一存儲器芯片的設置值；第二設置電路，其被配置為根據第二命令解碼器的解碼結果來存儲用于第二存儲器芯片的設置值；以及緩沖器芯片設置電路，其被配置為：當用于第一存儲器芯片的設置值的應用被指示時，接收存儲在第一設置電路中的設置值中的一個或多個設置值，并將接收到的設置值存儲為緩沖器芯片設置值；以及當用于第二存儲器芯片的設置值的應用被指示時，接收存儲在第二設置電路中的設置值中的一個或多個設置值，并將接收到的設置值存儲為緩沖器芯片設置值。
4、在本公開的一個實施例中，一種半導體封裝件可以包括：緩沖器芯片；第一存儲器芯片，其被配置為通過緩沖器芯片與存儲器控制器進行通信；以及第二存儲器芯片，其被配置為通過緩沖器芯片與存儲器控制器進行通信，其中緩沖器芯片包括：第一命令解碼器，其被配置為對第一芯片選擇信號和命令地址信號進行解碼；第二命令解碼器，其被配置為對第二芯片選擇信號和命令地址信號進行解碼；第一設置電路，其被配置為根據第一命令解碼器的解碼結果來存儲用于第一存儲器芯片的設置值；第二設置電路，其被配置為根據第二命令解碼器的解碼結果來存儲用于第二存儲器芯片的設置值；以及緩沖器芯片設置電路，其被配置為：當用于第一存儲器芯片的設置值的應用被指示時，接收存儲在第一設置電路中的設置值中的一個或多個設置值，并將接收到的設置值存儲為緩沖器芯片設置值，以及當用于第二存儲器芯片的設置值的應用被指示時，接收存儲在第二設置電路中的設置值中的一個或多個設置值，并將接收到的設置值存儲為緩沖器芯片設置值。
5、本發明的這些和其他特征和優點將從本公開的實施例的詳細描述和以下附圖中變得明顯。
1.一種緩沖器芯片的操作方法，所述操作方法包括：
2.根據權利要求1所述的操作方法，進一步包括：
3.根據權利要求1所述的操作方法，其中所述設置值包括參考電壓的電平和終端電阻值中的至少一者。
4.一種半導體封裝件的操作方法，所述操作方法包括：
5.根據權利要求4所述的操作方法，進一步包括：
6.根據權利要求4所述的操作方法，其中所述設置值包括參考電壓的電平和終端電阻值中的至少一者。
7.一種緩沖器芯片，包括：
8.根據權利要求7所述的緩沖器芯片，進一步包括：
9.根據權利要求8所述的緩沖器芯片，進一步包括：
10.根據權利要求7所述的緩沖器芯片，其中存儲在所述緩沖器芯片設置電路中的所述一個或多個設置值包括參考電壓的電平和終端電阻值中的至少一者。
11.根據權利要求7所述的緩沖器芯片，其中當用于所述第一存儲器芯片的所述設置值的所述應用被指示時，所述緩沖器芯片設置電路被配置為接收存儲在所述第一設置電路中的所述設置值中的一個或多個設置值并將接收到的設置值存儲為所述緩沖器芯片設置值，并且
12.根據權利要求7所述的緩沖器芯片，其中當用于所述第一存儲器芯片的所述設置值的所述應用和用于所述第二存儲器芯片的所述設置值的所述應用同時被指示時，所述緩沖器芯片設置電路被配置為接收存儲在所述第一設置電路和所述第二設置電路中的預定設置電路中的所述設置值中的一個或多個設置值，并將接收到的設置值存儲為所述緩沖器芯片設置值。