<listing id="vjp15"></listing><menuitem id="vjp15"></menuitem><var id="vjp15"></var><cite id="vjp15"></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><menuitem id="vjp15"></menuitem></video></cite>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<var id="vjp15"><strike id="vjp15"><listing id="vjp15"></listing></strike></var>
<menuitem id="vjp15"><strike id="vjp15"></strike></menuitem>
<cite id="vjp15"></cite>
<var id="vjp15"><strike id="vjp15"></strike></var>
<var id="vjp15"></var>
<var id="vjp15"></var>
<var id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></var>
<menuitem id="vjp15"></menuitem><cite id="vjp15"><video id="vjp15"></video></cite>
<var id="vjp15"></var><cite id="vjp15"><video id="vjp15"><thead id="vjp15"></thead></video></cite>
<var id="vjp15"></var>
<var id="vjp15"></var>
<menuitem id="vjp15"><span id="vjp15"><thead id="vjp15"></thead></span></menuitem>
<cite id="vjp15"><video id="vjp15"></video></cite>
<menuitem id="vjp15"></menuitem>

一種靜態存儲器

文檔序號:41139017發布日期:2025-03-04 17:08閱讀:141來源:國知局

本公開涉及靜態隨機存取存儲器,尤其涉及一種靜態存儲器。


背景技術:

1、隨著sram(靜態隨機存取存儲器,或,靜態隨機存儲器,或,靜態存儲器)技術的持續進步,其在計算機系統及相關電子設備中的應用日益廣泛,逐步確立了其作為主要存儲介質的地位。sram在微電子領域扮演著關鍵角色,成為集成電路設計中不可或缺的組成部分。

2、傳統的6t?sram的架構由一對相互耦合的反相器構成,每對反相器由兩個n型傳輸晶體管進行輔助。在相同存儲容量的前提下,sram的占用面積大約是dram的六倍。因此,對sram標準單元的面積進行優化,以降低其在集成電路中的面積需求,是sram發展的重要挑戰。

3、此外,在標準6t?sram單元的電路設計中,每個晶體管均會產生不可避免的泄漏電流。隨著技術節點向深亞微米尺度的演進,這種泄漏電流現象愈發顯著,對sram單元的靜態功耗產生顯著影響。因此,深入研究sram單元的靜態漏電功耗對于實現其低功耗優化至關重要。

4、相關技術中,已經出現將氧化物晶體管(例如igzo?tft)應用于sram,氧化物晶體管由于具有極低漏電、可低溫大面積制備、成本低等優點,使其成為sram的優選。但是傳統的6t?sram中,為了解決讀寫穩定性之間的沖突,通常需要滿足:下拉管驅動電流>傳輸管驅動電流>上拉管驅動電流。由于igzo?tft僅可制備n型器件,使其在傳統6t?sram電路中,只可以充當下拉管以及傳輸管的角色。此外,在相同的尺寸下,igzo?tft的驅動電流遠小于環繞柵極晶體管(gaafet)。因此,在傳統混合6t?sram中igzo?tft器件的尺寸需要非常大來保持讀寫穩定性,這不利于進一步提高sram集成密度。


技術實現思路

1、本公開實施例提供一種靜態存儲器,以解決或緩解現有技術中的一項或更多項技術問題。

2、本公開實施例提供了一種靜態存儲器,包括:

3、陣列排布的多個存儲元;

4、字線,與位于同一行的多個存儲元連接;

5、第一傳輸線和第二傳輸線,與位于同一列的多個存儲元連接,第一傳輸線和第二傳輸線分別用于傳輸數據;

6、其中,存儲元包括:

7、第一晶體管,第一晶體管的柵極與第一節點耦接,第一晶體管的第一極和第二極分別與第一電源線和第二節點耦接;

8、第二晶體管,第二晶體管的柵極與第二節點耦接,第二晶體管的第一極和第二極分別與第一電源線和第一節點耦接;

9、第三晶體管,第三晶體管的柵極與第一節點耦接,第三晶體管的第一極和第二極分別與第二節點和第二電源線耦接;

10、第四晶體管,第四晶體管的柵極與第二節點耦接,第四晶體管的第一極和第二極分別與第一節點和第二電源線耦接;

11、第五晶體管,第五晶體管的柵極與字線耦接,第五晶體管的第一極和第二極分別與第二節點和第一傳輸線耦接,第五晶體管為pmos;

12、第六晶體管,第六晶體管的柵極與字線耦接,第六晶體管的第一極和第二極分別與第一節點和第二傳輸線耦接,第六晶體管為pmos。

13、在一些實施例中,

14、第三晶體管為氧化物晶體管;第四晶體管為氧化物晶體管。

15、在一些實施例中,

16、第一晶體管為pmos;第二晶體管為pmos;第三晶體管為nmos;第四晶體管為nmos。

17、在一些實施例中,

18、第一晶體管為環繞柵極晶體管;第二晶體管為環繞柵極晶體管;第五晶體管為環繞柵極晶體管;第六晶體管為環繞柵極晶體管。

19、在一些實施例中,第一傳輸線和第二傳輸線被配置為在讀操作中被預充數據0。

20、在一些實施例中,包括:

21、襯底;

22、第一結構層,位于襯底的一側,第一結構層包括第一晶體管、第二晶體管、第五晶體管和第六晶體管;

23、第二結構層,位于第一結構層背離襯底的一側,第二結構層包括第三晶體管和第四晶體管。

24、在一些實施例中,

25、第一晶體管、第二晶體管、第五晶體管和第六晶體管均為環繞柵極晶體管;第三晶體管和第四晶體管均為氧化物晶體管;

26、對于存儲元,第二結構層中的第二區域在襯底上的正投影與第一結構層中的第一區域在襯底上的正投影至少部分交疊,第一區域至少包括第一晶體管和第二晶體管所占用的區域,第二區域至少包括第三晶體管和第四晶體管所占用的區域。

27、在一些實施例中,對于存儲元,第一電源線和第二電源線位于第一區域和第二區域在襯底上的正投影的同一側。

28、在一些實施例中,第一晶體管、第二晶體管、第五晶體管和第六晶體管均為環繞柵極晶體管;第三晶體管和第四晶體管均為氧化物晶體管;

29、對于存儲元,第二結構層中的氧化物晶體管在襯底上的正投影與第一結構層中的環繞柵極晶體管在襯底上的正投影至少部分交疊。

30、在一些實施例中,對于存儲元,第三晶體管在襯底上的正投影與第一晶體管在襯底上的正投影至少部分交疊,第四晶體管在襯底上的正投影與第二晶體管在襯底上的正投影至少部分交疊。

31、本公開實施例的技術方案,通過將傳輸管(即第五晶體管和第六晶體管)設置為pmos,相比于傳統的6t?sram改變了讀寫路徑,使得下拉管的驅動電流最小,有利于采用氧化物晶體管制備下拉管(即第三晶體管t3和第四晶體管t4),并且不會增大下拉管的尺寸。

32、上述概述僅僅是為了說明書的目的,并不意圖以任何方式進行限制。除上述描述的示意性的方面、實施方式和特征之外,通過參考附圖和以下的詳細描述,本公開進一步的方面、實施方式和特征將會是容易明白的。



技術特征:

1.一種靜態存儲器,其特征在于,包括:

2.根據權利要求1所述的靜態存儲器,其特征在于,

3.根據權利要求1所述的靜態存儲器,其特征在于,

4.根據權利要求1所述的靜態存儲器,其特征在于,

5.根據權利要求1所述的靜態存儲器,其特征在于,所述第一傳輸線和所述第二傳輸線被配置為在讀操作中被預充數據0。

6.根據權利要求1-5中任一項所述的靜態存儲器,其特征在于,包括:

7.根據權利要求6所述的靜態存儲器,其特征在于,

8.根據權利要求7所述的靜態存儲器,其特征在于,對于所述存儲元,所述第一電源線和所述第二電源線位于所述第一區域和所述第二區域在所述襯底上的正投影的同一側。

9.根據權利要求6所述的靜態存儲器,其特征在于,所述第一晶體管、所述第二晶體管、所述第五晶體管和所述第六晶體管均為環繞柵極晶體管;所述第三晶體管和所述第四晶體管均為氧化物晶體管;

10.根據權利要求9所述的靜態存儲器,其特征在于,對于所述存儲元,所述第三晶體管在所述襯底上的正投影與所述第一晶體管在所述襯底上的正投影至少部分交疊,所述第四晶體管在所述襯底上的正投影與所述第二晶體管在所述襯底上的正投影至少部分交疊。


技術總結
本公開提供一種靜態存儲器,包括:陣列排布的多個存儲元;字線;第一傳輸線和第二傳輸線,與位于同一列的多個存儲元連接;其中,存儲元包括:第一晶體管,分別與第一節點、第一電源線和第二節點耦接;第二晶體管,分別與第二節點、第一電源線和第一節點耦接;第三晶體管,分別與第一節點、第二節點和第二電源線耦接;第四晶體管,分別與第二節點、第一節點和第二電源線耦接;第五晶體管,分別與字線、第二節點和第一傳輸線耦接,第五晶體管為PMOS;第六晶體管,分別與字線、第一節點和第二傳輸線耦接,第六晶體管為PMOS。本公開的SRAM,改變了讀寫路徑,有利于采用氧化物晶體管制備下拉管。

技術研發人員:殷華湘,包運嬌,許高博,張學祥
受保護的技術使用者:中國科學院微電子研究所
技術研發日:
技術公布日:2025/3/3
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
韩国伦理电影