專利名稱：晶片上減少阻抗的覆晶焊墊配置的制作方法
技術領域：
本實用新型涉及集成電路封裝技術，特別是一種可減少阻抗及改善覆晶高頻信號傳輸品質的晶片上減少阻抗的覆晶焊墊配置。
概利用導線架連接接觸墊的封裝方法，為防止金線過長或注入封裝膠質材料所產生金線偏移現象，接觸墊只能設計于晶片的元件區的外圍。元件因此需要藉助更長的電導線(conductive trace)以連接接觸墊與元件之間。此外，隨著單一晶片功能增強與高速性能要求的趨勢下，I/O引腳數亦越來越多。傳統焊線連接接觸墊的方式，伴隨高電感，不利晶片的高速運作，已不能滿足未來高性能集成電路的需求。
因此，一種稱為覆晶(flip-chip)的IC封技術即因應上述需求而生。這種技術，請參考
圖1，將多個導電凸塊24設計于晶片20的最上層，每一導電凸塊24，并不限于形成于晶片元件區以外的四周，而是以陣列方式幾近平均分布于晶片20各處。最后晶片20再翻轉過來(flipped)使得晶片上層陣列分布的導電凸塊24朝下連接于對應的基板26。封裝基板26上有對應的導電凸塊墊(或稱覆晶凸塊墊)28以陣列方式與其對應，以承接導電凸塊24。
由于覆晶晶片與導線接觸墊(wire bonding pad)晶片，在晶片核心內部(core)差異性并不大。當晶片設計為導線接觸墊晶片時，接觸墊配置于晶片內四周圍(接觸墊下方一般不允許有元件存在)，晶片的其余周圍則覆蓋以護層。當晶片設計為覆晶晶片時，原導線接觸墊型晶片的護層上則再形成一金屬層，并經微影及蝕刻步驟形成電導線。由晶片內四周圍的導線接觸墊位置連接至晶片核心，再形成凸塊及連接錫球于其上。因此，就集成電路設計公司而言，多仍利用現有的因應導線接觸墊晶片的設計工具設計覆晶晶片。
一傳統覆晶晶片的橫截面示意圖，請參考圖2所示。其基本架構由下而上包含復晶矽層(元件閘極或導體層)40、第一內連線介電層50A、第一內連線導體層60A、第二內連線介電層50B、第二內連線導體層60B、第三內連線介電層50C、第三內連線導體層60C、及護層70。內連線導體層之間以接觸55A、介層55B、55C分別連接復晶矽層40與第一內連線導體層60A。護層70上并有一第四金屬層80，經微影及蝕刻定義為再分布導線層(redistribution layer；簡稱RDL)，用以連接接觸墊75至晶片核心的各個預定位置，再形成護層(passivation layer)92，并經微影與蝕刻圖案化后，進行電鍍，或以網板印刷的方式，形成導電凸塊95。
上述傳統所有導電凸塊呈陣列型態分布。此外，不管導電凸塊是信號或是接地或是接電源電壓，多混合存在于各行列的導電凸塊間。因此就信號連接而言，部分引線(或稱電導線(conductive trace))較長，部分引線較短。視原設計晶片周圍接觸墊與晶片核心的導電凸塊距離而定。其俯視圖則如圖3所示，連接電源P的外圍接觸墊利用RDL層97連接至晶片的晶片核心接觸墊98，其他接地G的接觸墊，連接信號S的接觸墊亦同。
發明內容
有鑒于傳統覆晶晶片設計，信號導電凸塊、接地導電凸塊、電源導電凸塊混合于陣列式導電凸塊之間，因此，部分的信號導電凸塊所利用的再分布導線層RDL的電導線阻抗就會較大。本實用新型將解決上述問題，而提出一種晶片上減少阻抗的覆晶焊墊配置以減少信號線焊墊的阻抗。
本實用新型的目的是提供因高頻操作下電導線的彎角而產生的電感及電感抗的解決方法。
本實用新型的另一目的是用以減少與信號輸出入端有關的阻抗的覆晶焊墊配置法。
本實用新型揭露一種晶片上減少阻抗的覆晶焊墊配置置，至少包含晶片核心導電凸塊陣列；由內而外有四圈導電凸塊圈，其中第一圈的每一導電凸塊連接至電源環(power ring)。第二圈導電凸塊圈內的導電凸塊連接至接地環(ground ring)；信號輸出入端，則主要連接至第三圈導電凸塊圈及第四圈導電凸塊圈。此外為減少電感抗且第三圖導電凸塊的每一導電凸塊，與該第四圈導電凸塊圈內的導電凸塊呈左右交錯排列以減少IC封裝基板電導線的彎折。此外，覆晶晶片的再分布導體層形成于護層下，最上層導體層上方，并依據晶片的最上層導體層輸出入緩沖區及接地、電源匯流排而定義再分布導體層以減少信號輸出端與外圍兩圈導電凸塊圈的導電凸塊電導線(conductiv trace)長度。
圖2顯示傳統覆晶晶片各金屬層，接觸墊與導電凸塊相關位置的橫截面示意圖；圖3顯示傳統覆晶晶片再分布導線層RDL，與VSS、VCC及信號的連接的示意圖；圖4顯示依據本實用新型方法設計的覆晶晶片導電凸塊配置示意圖；圖5顯示依據本實用新型方法設計的覆晶晶片導電凸塊配置晶片核心，四圈導電凸塊配置示意圖，請注意外兩圈連接信號輸出入端的導電凸塊左右或上下交錯排列。
為降低連接信號凸塊的電導線過長產生的阻抗，本實用新型改變再分布層(RDL)的位置。例如以三層導線層M1、M2、M3為例，傳統方法M3導線層形成后接著形成護層、及護層窗以露出接觸墊，再形成M4并定義為RDL層，用以在晶片核心各個位置上形成導電凸塊。請同時參考圖5，本實用新型的方法改為M1(圖未示)、M2(圖未示)、M3導線層形成后，接著形成導線層M4，導線層M4用以定義成RDL層。而原M3導線層部分原設計為接觸墊區域則去除，并利用該區域下方的半導體基板配置電容、靜電放電防護元件及電感元件其中之一及其組合。
導線層M4的定義是依據M3導線層上輸出入信號緩沖區(I/O匯流排)與電壓/電源匯流排(voltage/ground bus)(位于第三層導線層M3)而對M4定義，請參考圖5。因此，本實用新型將可減少信號輸出端和兩圈信號凸塊的電導線。特別是對傳統導線接觸墊晶片設計而言，導線M3已將信號連接至接觸墊，而本實用新型是將代表信號的導電凸塊配置于導線接觸墊附近，因此更可顯現本實用新型將代表信號連接的導電凸塊配置于導線接觸墊附近的優點。請注意圖5除了示I/O匯流排電壓/電源匯流排(M3)外，僅示位于晶片核心外圍的四圈導電凸塊及其對應的導線分布層M4。上述四圈導電凸塊，由內而外依序分別為連接至電源環(power ring)VCC電源凸塊110a、連接至接地環(ground ring)的VSS凸塊及連接至信號輸出入端的兩圈信號凸塊S。此外，上述覆晶晶片的信號輸出入端以配置于第四圈導電凸塊圈110d為第一優先，第三圈導電凸塊圈110c為次優先，依接近晶片核心導電凸塊陣列而遞減優先配置順序。換言之，必要時也可以將少數的接地環或少數的接電源環的連接配置于第四圈導電凸塊圈110d及第三圈導電凸塊圈110c。當然，信號輸出入端亦可連接配置于第一圈導電凸塊圈11a及第二圈導電凸塊圈110b。但優先順序則遠低于第四圈導電凸塊圈110d或第三圈導電凸塊圈110c。
此外，只要核心電壓凸塊下方交會于連接核心電壓的電導線就直接以介層連接。核心接地凸塊下方交會于連接核心接地的電導線也直接以介層連接。如此可以進一步減少連接至核心電壓的電導線長度。
當然，當覆晶凸塊已如上改變，配合覆晶凸塊的基板上的凸塊墊，也將對應而變更配置一如前述。
以上所述實施例僅系為說明本實用新型的技術思想及特點，其目的在使熟習此項技藝的人士能夠了解本實用新型的內容并據以實施，當不能以其限定本實用新型的專利范圍，即大凡依本實用新型所揭示的精神所作的均等變化或修飾，仍應涵蓋在本實用新型的權利要求范圍內。
權利要求1.一種晶片上減少阻抗的覆晶焊墊配置，其特征是至少包含晶片核心導電凸塊陣列；第一圈導電凸塊圈，包圍該晶片核心導電凸塊陣列，該第一圈導電凸塊圈內多數的導電凸塊，分別用以連接至電源環(power ring)或接地環(ground ring)；第二圈導電凸塊圈，包圍該第一圈導電凸塊圈，該第二圈導電凸塊圈內多數的導電凸塊連接至信號輸出入端。
2.如權利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是更包含一圈或一圈以上的導電凸塊圈，包圍該第一圈導電凸塊圈，連接至信號輸出入端，且該第二圈導電凸塊圈及其外圍的導電凸塊圈的每一導電凸塊彼此呈左右交錯排列。
3.如權利要求2所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的導電凸塊呈左右交錯排列用以降低高頻信號的電感抗。
4.如權利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是更包含一圈或一圈以上的導電凸塊圈形成于上述第一圈導電凸塊圈與上述第二圈導電凸塊圈之間，用以連接至電源環或接地環。
5.如權利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的晶片核心導電凸塊陣列用以連接各種核心電壓。
6.如權利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的第一圈導電凸塊圈、第二圈導電凸塊圈藉由護層下方的一再分布導體層將上述的導電凸塊分別連接至電源環或接地環或信號端。
7.如權利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的第一圈導電凸塊圈、第二圈導電凸塊圈下方的半導體用以配置電容、靜電放電防護元件、電感元件及其組合所組成的群組其中的一種。
8.如權利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的覆晶晶片的信號輸出入端以配置于該第二圈導電凸塊圈為第一優先，該第一圈導電凸塊圈為次優先。
9.如權利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的覆晶晶片的再分布導體層形成于護層下方，最上層導體層上方，并依據該晶片的最上層導體層輸出入緩沖區及接地、電源匯流排而定義該再分布導體層以減少信號輸出端與該第二圈導電凸塊圈的導電凸塊電導線(conductive trace)長度。
專利摘要一種晶片上減少阻抗的覆晶焊墊配置，至少包含晶片核心導電凸塊陣列；由內而外有四圈導電凸塊圈，其中第一圈的每一導電凸塊連接至電源環(power ring)；第二圈導電凸塊圈內的導電凸塊連接至接地環(ground ring)；信號輸出入端，則主要連接至第三圈導電凸塊圈及第四圈導電凸塊圈；此外為減少電感抗，第三圈導電凸塊的每一導電凸塊，與該第四圈導電凸塊圈內的導電凸塊呈左右交錯排列以減少電導線的彎折；此外，覆晶晶片的再分布導體層形成于護層下、最上層導體層上方，并依據晶片的最上層導體層輸出入緩沖區及接地、電源匯流排而定義再分布導體層以減少信號輸出端與外圍兩圈導電凸塊圈的導電凸塊電導線(conductive trace)長度。
文檔編號H01L21/70GK2521757SQ0127876
公開日2002年11月20日 申請日期2001年12月18日 優先權日2001年12月18日
發明者呂學忠, 張文遠, 黃明坤 申請人:威盛電子股份有限公司