專利名稱：由二種旋涂式介電材料組成的混合式低k互連結構的制作方法
技術領域：
本發明涉及用于高速微處理器、應用特定集成電路(ASIC)及其它高速集成電路(IC)的互連結構。本發明可提供一種低介電常數(即低k值)的互連結構，此結構具有增強的電路速度、熱循環期間的結構穩定性、導體電阻精確數值、經降低的制程成本，與改進的化學機械拋光(CMP)兼容的處理便捷性。此外，本發明結構與現在技術之傳統結構確相比具有較低的有效介電常數，以及對于金屬線路電阻的經改進的控制。
背景技術：
現已知有許多雙鑲嵌型的超低k(即約3.5或更低)加銅(Cu)互連結構；例如可參閱R.D.Goldblatt等人于2000年6月5-7日的IEEE電子裝置學會“國際互連技術會議”，標題“A High Performance 0.13μm Copper BOELTechnology with Low-k Dielectric”，講稿第261-263頁。這種現有技術的互連結構含有無機性與有機性介電材料，用以作為中間層(interlevel)或內層(intra-level)介電質。相對于單鑲嵌或是減除性金屬結構而言，雙鑲嵌結構的成本低，因而被廣泛接受。
通常，會存在四種與現有的雙鑲嵌互連結構相關的基本問題，包括如下(i)對Cu線路厚度(即如溝槽深度)和電阻性的控制并不佳。
(ii)低k值介電材料的高熱膨脹系數(CTE)，這最終將會導致在熱循環處理過程中失效。
(iii)超低k值的介電質無法經化學機械拋光處理之后留存。
(iv)增加結構的制造成本。
在現有技術的互連結構的制造過程中，(在金屬填充與CMP后)會成為金屬線路導體的溝槽的深度，通常是不容易控制的，同時溝槽底部會具有粗糙的表面。而當對多孔性介電質進行反應離子蝕刻(RIE)時，此效果會益加惡化。計時性的反應離子蝕刻(RIE)處理通常是被用來依照時間控制溝槽深度的方式來蝕刻溝槽。就特性尺寸(溝槽寬度)而言，蝕刻速率每日都會改變，并且在整個晶片上蝕刻速率也會改變，因此導致極大的溝槽深度變異性，而這又會造成金屬導體電阻的高度變化。溝槽底部的粗糙度會產生較高電容、金屬線路之間的泄漏電子流、串音、噪聲、功率散失且最終會使器件的性能和可靠性不佳。
對于前述問題的常見解決方法是增加額外的處理步驟，包括在一個單獨的等離子體增強化學氣相淀積(PECVD)工具中，淀積出一不連續的蝕刻停止層，從而將會提高制造所希望的低k加Cu互連結構的成本。
另外，雙鑲嵌型的低k介電質加Cu互連結構在熱循環測試的過程中會失效，這是因為環繞于各通路孔的介電材料高CTE之故。此外，常用的多孔低k介電材料并無法通過CMP處理。反之，會傾向于在CMP處理過程中，將現有技術的多孔低k介電材料予以分層與去除。此外，現有技術的蝕刻停止層是由真空式PECVD淀積工具制成的，然而此等設備的購置與維修成本極為昂貴。
從而，根據如上現有技術中的各項問題，確實存在對于提供新的與經改進的、從而可以克服前述缺點的雙鑲嵌型低k介電材料互連結構的持續需求。
發明內容
本發明之一目的在于提供一種雙鑲嵌型低k介電加金屬導體互連結構，其中可對于金屬導體電阻獲得精確與均勻控制，而無導體厚度的變異性。
本發明之另一目的在于提供一種強固性低k介電加金屬導體互連結構，由于環繞通路孔的介電材料低CTE，從而在熱循環過程中保持穩定。
本發明之進一步目的在于提供一種互連結構，由于其結構在CMP之后不會產生分層或其它失效問題而易于處理。
本發明之又進一步目的在于提供一種低k介電加金屬導體互連結構，其不包含額外的處理步驟，從而不會顯著增加結構的生產成本。
本發明之又進一步目的在于提供一種低k介電加金屬導體互連結構，其含有多層旋涂介電材料。
本發明之又進一步目的在于提供一種低k介電加金屬導體互連結構，在其形成工藝中不必采用成本昂貴的真空式淀積工具。
本發明中可通過提供一種雙鑲嵌型金屬布線加低k介電互連結構達到這些與其它目的及優點，其中是將該導電金屬線路與通路孔建構于一混合式低k介電結構中，該結構包含兩種旋涂式介電材料，它們具有不同原子成分，且這兩種旋涂式介電材料中至少之一是多孔的。這兩種應用于構成本發明混合式低k介電結構的旋涂式介電材料，都具有一約2.6或更低的介電常數，且該混合結構的各介電材料優選地都具有從約1.2到約2.2范圍內的k值。通過利用本發明混合式低k介電結構，將能夠獲得對于金屬線路電阻(溝槽深度)的優異控制而無須增加成本。可達到此目的而不必利用掩埋式蝕刻停止層，如果有，則會形成于這兩種旋涂式介電材料之間。
根據本發明，該混合式低k介電結構的旋涂式介電材料具有顯著差異的原子成分，可供控制導體的電阻，這是利用底部旋涂式介電材料(例如通路孔介電材料)作為對于頂部旋涂式介電材料(例如線路介電材料)的內含式蝕刻停止層。
在本發明之一特點中，提供了一種互連結構，包含一基板，而于其表面上具有圖案化的混合式低k介電材料，該圖案化的混合式低k介電材料具有一約2.6或更低的有效介電常數，并包含一底部旋涂式介電材料及一頂部旋涂式介電材料，其中該底部及頂部旋涂式介電材料具有不同的原子成分，且這兩種旋涂式介電材料中至少其一是多孔的；一拋光停止層，形成于該圖案化的混合式低k介電材料上；以及金屬導電區域，形成于該圖案化的混合式低k介電材料上。
本發明之另一特點是關于一種混合式低k介電材料，可適用于制作雙鑲嵌型的互連結構。尤其是，本發明性混合介電材料含有一底部旋涂式介電材料及一頂部旋涂式介電材料，其中該底部及頂部旋涂式介電材料具有約2.6或更低的介電常數、不同的原子成分，并且這兩種介電材料中至少其一是多孔的。
本發明之進一步特點是關于一種用于形成前述互連結構的方法。特別是，本發明的方法包含如下步驟(a)在一基板表面上形成混合式低k介電材料，該混合式低k介電材料具有一約2.6或更低的有效介電常數，并包含一底部旋涂式介電材料及一頂部旋涂式介電材料，其中該底部及頂部旋涂式介電材料具有不同的原子成分，且這兩種旋涂式介電材料中至少之一是多孔的；(b)在該混合式低k介電材料上形成一硬質掩模，該硬質掩模至少含有一拋光停止層；(c)在該硬質掩模中形成一開口，以露出一部分該混合式低k介電材料；(d)利用該硬質掩模作為一蝕刻掩模，在該混合式低k介電材料的露出部分形成一溝槽；(e)以至少一種導電金屬來填充該溝槽；及(f)對停止于該拋光停止層上的導電金屬予進行平面化。
1A-1G圖為經過本發明各個處理步驟后的本發明互連結構的剖視圖。
具體實施例方式
現將參照附圖詳細地說明本發明，本發明可提供一種適用于構成雙鑲嵌型互連結構的混合式介電材料。在此，可注意到附圖中相似及/或相應的單元以類似參考編號來表示。
現請參照圖1A，該圖說明了應用于本發明中的初始結構。詳細地說，如圖1A所示的結構含有一基板10，其具有形成于其表面上的混合式低k介電質12。該混合式低k介電質包含一底部旋涂式介電材料14及一頂部旋涂式介電材料16。根據本發明，本發明混合式介電質具有一約2.6或更低的有效介電常數，而尤以具備從約1.2到約2.2范圍內之有效介電常數值為最佳。
運用于本發明的發明性混合式低k介電材料包含兩種旋涂式介電材料，它們具有不同的原子成分，且這兩種旋涂式介電材料中至少其一系屬多孔性，而尤以兩種旋涂式介電材料皆為多孔性為佳。可注意到該底部旋涂式介電材料系作為本互連結構的通路孔層介電材料，而該頂部旋涂式介電材料系作為本互連結構的線路層介電材料。此外，由于該混合式介電質的有效介電常數約為2.6或更低，故該等旋涂式介電材料系由低k值(k為約2.6或更低)介電材料所制得。后文中將進一步提供關于此混合式低k介電材料的詳細說明。
本發明所采用之基板可包含任何于互連結構中所常見的傳統材料。于是，例如，基板10可為介電材料(層間或層內)、布線層、粘結增進劑、半導體晶片或它們的任意組合。當采用半導體晶片作為基板時，該晶片可包括各種電路及/或構成于其上的器件。
如前所述，混合式介電質的各個薄層是利用傳統的旋涂鍍層處理步驟所構成，這些步驟系屬業界廣知者，且在旋涂鍍層處理之后各薄層再加以熱平板烘烤處理，進行該處理的各項條件足以從該旋涂式介電層上及/或部份地跨連于該層而移除掉任何殘余的溶劑，藉此令該介電層成為非可溶性。
在本發明之一具體實施例中，該混合式結構的底部旋涂式介電材料是一有機低k介電材料，其含有C、O及H。本發明中可采用的有機低k介電材料的例子，包括，但不限于，芳香熱固性聚合樹脂，如Dow ChemicalCompany按SiLK商標所出售之樹脂、Honeywell按Flare商標所出售之樹脂，或是來自其它廠商的類似樹脂與其它類似的有機介電材料。可注意到本發明采用的有機介電材料可以為，或者可以不是，多孔性。當采用多孔低k有機性介電材料時，該多孔有機性介電材料的孔洞大小可以變化，然而通常有機性介電材料會采用按從約5到約35％的體積百分比空隙率，而具有約1到約50納米(nm)的孔洞大小。
當底部旋涂式介電質是由有機性介電材料所組成時，頂部旋涂式介電質是由無機性介電薄層所構成。通常，在本發明中，該無機性介電薄層含有Si、O與H，或任選地含C。一種可運用于本發明的典型無機介電材料的例子，即為倍半硅氧烷(HOSP，Honetwell公司所出售之含硅質無機物)。可適用于本發明的其他無機介電材料包括，但不限于，如下甲基倍半硅氧烷(MSQ)、原硅酸四乙酯(tetraethylorthosilane，TEOS)、氫化倍半硅氧烷(HSQ)、MSQ-HSQ共聚物、有機硅烷以及任何其它含硅材料。在本發明具體實施例中，可利用多孔性或非多孔性無機介電材料作為此頂部旋涂式介電材料。而該無機旋涂式介電材料的孔洞大小對于本發明雖并不具關鍵性，然本發明所采用的無機旋涂式介電材料的孔洞大小通常以按從約5到約80％的體積百分比孔隙率而為從約5到約500，且尤以按從約10到約50％的體積百分比孔隙率而為從約10到約200為宜。
在本具體實施例中，以采用多孔性無機頂部旋涂式介電材料以及非多孔性有機底部旋涂式介電材料為最佳。
在本發明另一具體實施例中，此亦屬較佳者，該底部旋涂式介電材料系一無機介電材料(多孔性或非多孔性)，而頂部旋涂式介電材料系一有機介電材料，此者可，或無須，為多孔性，其條件是此混合結構中的兩種旋涂式介電材料至少其中一者為多孔性。應注意到前文中有關于運用在本發明第一具體實施例中的有機與無機介電質的類型的說明，亦同時適用于此具體實施例。從而，在此無須對其另加贅述。在本具體實施例中，最好是具有一多孔性有機頂部旋涂式介電材料以及多孔性無機底部旋涂式介電材料可屬極佳。
可注意到在將頂部介電材料旋涂于該底部介電材料上之前，可用傳統式的粘結增進劑對該底部旋涂式介電材料加以處理。粘結增進劑施用方式包括業界所眾知的傳統旋涂式處理。經旋涂該粘結增進劑后即進行洗滌與烘烤步驟。此等洗滌與烘烤步驟可確保在于該底部旋涂式介電材料上形成頂部旋涂式介電材料之前，所有殘余的溶劑和非反應性粘結增進劑都會被從該底部旋涂式介電材料上去除。
無論是在本發明中采用哪一具體實施例，該混合式低k介電質的底部旋涂式介電材料薄層都會具有從約500到約10000的厚度，且尤以從約900到約3000的厚度為最佳。而就所涉及的頂部旋涂式介電材料薄層，通常具有從約500到約10000的厚度，且尤以從約1000到約3000的厚度為最佳。應注意附圖中雖僅出現兩種旋涂式介電材料，然而在此可以預期額外的旋涂式介電材料層。
現可固化這個含有頂部及底部旋涂式介電材料之混合式低k介電質，或者如果該硬質掩模是由旋涂式介電材料所制得，則可于單一固化步驟內固化該混合式介電質與該硬質掩模。后者可為較佳，這是由于如此可降低整個過程內的處理步驟數目。后文所述之固化條件亦可適用于本具體實施例，其中會在構成該硬質掩模之前先進行固化。
在形成如圖1A所示結構之后，該硬質掩模18會形成在該混合式介電質的最頂表面上，即該頂部旋涂式介電材料16上。根據本發明，該硬質掩模18會至少包括一拋光停止層20與一圖案層22。可藉如傳統式PEVCD處理方法來構成該硬質掩模，如圖1B所示，或最好該硬質掩模18的各層是由旋涂鍍層方式所構成為佳。而由旋涂鍍層方式所構成的各薄層會為較佳，這是因為它們可減少整個處理中所運用的淀積工具之數量；從而，減少了整體制造成本。并且，雖然附圖描繪了在該硬質掩模中僅出現有兩個薄層，然而該硬質掩模確實可含有兩個以上的薄層。
在構成該硬質掩模過程中所用的材料可改變，并且與它們朝向于直接置于底下的薄層的蝕刻選擇性有關。例如，本發明中所采用的圖案層是一朝向于其底置拋光停止層而具有高蝕刻選擇性的材料(約為10∶1或甚更高)。另一方面，該拋光停止層是一朝向于底置的頂部旋涂式介電材料而具有高蝕刻選擇性的材料，且此者的介電常數應不致顯著地增加該混合式低k介電質的有效介電常數。在鑲嵌處理過程中，在用來對該等金屬特性進行拋光的CMP處理中，該拋光停止層也會具有極可忽略的拋光速率。
因此，該圖案層可包括有機或無機介電材料，而該拋光停止層可含有無機或有機介電材料。各層的詳細性質首先是根據該混合式低k介電質之頂部旋涂式介電材料，然后再是依照該拋光停止層而定。例如，如果該頂部旋涂式介電材料是一有機介電材料，則該拋光停止層通常會是無機介電材料，而該圖案層通常則是由有機介電材料所構成。該硬質掩模的各層厚度可改變，且對于本發明非屬關鍵者。然而，通常該圖案層的厚度會是約100到約3000，而該拋光停止層的厚度通常則是約100到約1000。
在構成該硬質掩模，例如拋光停止層與圖案層，以及底部的旋涂式介電材料多重薄層之后，可利用本技術領域人員所熟知的傳統條件來進行單一固化步驟。若所有的介電材料皆由旋涂式介電材料所制成，則可進行此單一固化步驟。該固化步驟可包含一熱平板烘烤步驟或烘爐加熱。在本發明中，最好是利用含有烘爐烘烤的固化步驟為宜。雖然可改變用于固化的條件，不過通常會是按從約250℃到約500℃，時間為約30到約500秒的時段來進行加熱平板烘烤，而烘爐烘烤步驟則是按從約200℃到約500℃，時間為約15分鐘到約3.0小時的時段來進行。再次強調如果該硬質掩模不是由旋涂式介電材料所組成，則可在硬質掩模淀積之前先進行固化。此外，由于旋涂式硬質掩模是針對于該具體實施例的，所以各附圖與后面的說明是針對于該具體實施例。然而可注意到這些附圖與后面的說明對于非旋涂鍍層的硬質掩模仍為有效。
固化如圖1C中所示且標記為固化的混合式低k介電質12’，含有固化的頂部旋涂式介電材料16’與固化的底部旋涂式介電材料14’，以及固化的硬質掩模18’，其含有固化的拋光停止層20’與固化的圖案層22’。在固化該混合式低k介電質與視需要該硬質掩模之后，然后如圖1C所示的結構會經歷第一光刻與蝕刻處理，此者會在該經固化的圖案層22’內構成各開口24；參見圖1D。詳細地說，會按如下方式來構成如圖1D所示的結構首先于該固化的圖案層上，利用本領域人員所熟知的傳統淀積處理過程，形成用以對該圖案層予以圖案化的光致抗蝕劑層(圖中未示出)。然后令該光致抗蝕劑露出于一輻射圖案，然后再利用傳統抗蝕劑顯影技術，令該圖案在該光致抗蝕劑層內顯影。
對該抗蝕劑圖案顯影后，會在該硬質掩模中形成開口24，藉以露出一部分底置拋光停止層。詳細地說，藉由傳統干式蝕刻處理來形成開口，此方式包括(但不僅限于)反應-離子蝕刻(RIE)、等離子體蝕刻與離子束蝕刻。在這些各種干式蝕刻處理中，最好是利用含有氟基化學材料的RIE為佳。在此蝕刻步驟后，會利用本領域人員所熟知的傳統剝離處理，將經圖案化的光致抗蝕劑從該結構上剝離。由此第一光刻與蝕刻步驟所獲得的結構可如圖1D所示。
在將該光致抗蝕劑從該結構上剝離后，會將一新的光致抗蝕劑層(未未出)施加于圖1D所示的結構。接著，再對此新的光致抗蝕劑層進行光刻與蝕刻處理，以于該結構內提供第二開口26，以露出經固化的混合式低k介電質12’的表面。此第二蝕刻步驟包括前述干式蝕刻處理其中一者。在這些各種干式蝕刻處理中，最好是利用含有氟基化學材料的RIE為佳。經過可露出該經固化的多層旋涂式介電材料的第二蝕刻步驟后，可利用傳統的剝離處理將第二光致抗蝕劑從該結構上剝離，提供出一如圖1E所示的結構。
在一較佳具體實施例中，于多孔性有機頂部介電材料的蝕刻過程中會耗失該第二抗蝕劑，藉此避免讓該底部無機多孔性介電材料曝露于潛在地具有損害性的抗蝕劑剝除等離子。
1F圖顯示將構成于該硬質掩模上的圖案傳送到該混合式低k介電質上之后的結構。特別是，可利用一種含有氧或還原性化學材料的干式蝕刻處理來進行此圖案傳送，如此可在該混合式介電質中構成溝槽28。根據本發明，該溝槽28可為一通路孔或線路或兩者。
在對該混合式介電質進行圖案傳送后，對該溝槽填充以導電性金屬32并加平面化，藉此提供如圖1G所示的結構。在填充該導電金屬之前，先在該溝槽中構成一種視需要，但以此最宜，的襯墊材料30。在此所用的名詞“導電金屬”是指一種自含有如鋁(Al)、銅(Cu)、鎢(W)、銀(Ag)等常用于互連結構的金屬。同時，亦涵蓋所述導電金屬的合金，即如Al-Cu。本發明中所采用之較佳金屬為銅。可利用傳統的淀積處理，例如化學氣相淀積(CVD)、等離子體輔助CVD、鍍覆、濺射、化學溶液沉積與其它類似的淀積處理，來將金屬置于該溝槽內。
應用于本發明的選擇性襯墊材料包括任何可避免導電材料擴散到介電薄層內的材料。這種襯墊材料的一些范例可包括，但不限于，如下TiN、TaN、Ti、Ta、W、WN、Cr、Nb與其它類似材料或它們組合。可利用本領域人員所熟知的傳統淀積處理，像是CVD、等離子體輔助CVD、濺射、鍍覆與化學溶液淀積，將該襯墊材料形成于溝槽中。
在以導電材料填充該溝槽后，該結構經歷傳統的平面化過程，例如化學機械拋光(CMP)，去除拋光停止層上的任何導電性金屬。請注意，平面化步驟還去除硬質掩模的圖案化層，而不是結構中的拋光停止層。替代地，拋光停止層保留在結構的表面上。因此，必須選擇介電常數相對低的拋光停止層以不增加互連結構的有效介電常數。在本發明的處理步驟之后，可藉由重復地進行本發明各處理步驟，而在如圖1F所示的結構上形成額外的通路孔及布線層。如此，可利用本發明方法來備制出其中包含有一或更多布線與通路孔層的互連結構。
總體來說，本發明互連結構與現有技術的互連結構相比具有如下優點本發明結構(即低k介電質加金屬導體互連結構)對于金屬導體電阻具有精準且均勻的控制性。
可獲得高度受控的金屬導體電阻而無須增加處理成本，且減少真空基淀積工具的使用。
本發明結構在一熱循環中是穩定的(通路孔的電阻不會顯著變化)，在一較佳具體實施例中，此循環是因環繞于該通路孔附近的多孔性無機介電材料的低CTE所產生。
本發明結構可承受傳統的CMP處理，因在另一較佳具體實施例中，繞于金屬線路附近具有較為強固的有機多孔性介電材料。
此外，在一較佳具體實施例中，本發明方法可讓兩組介電材料，特別是該底部多孔性無機介電材料，避免曝露于具損害性的抗蝕劑剝離等離子體。
盡管對本發明是按其較佳具體實施例示出與描述的，然而對于本領域技術人員來說，應知悉確可進行前述和其它對于其形式與細節變動，而仍無虞悖離本發明精神與范圍。從而，本發明并不受限于所說明及描述的精確形式及細節，而應落入所附權利要求的范圍內。
權利要求
1.一種互連結構，包含一基板，而于其表面上形成有經圖案化的混合式低k介電材料，該經圖案化的混合式低k介電材料具有一約2.6或更低的有效介電常數，并包含一底部旋涂式介電材料及一頂部旋涂式介電材料，其中該底部及頂部旋涂式介電材料具有不同的原子成分，且這兩種旋涂式介電材料中至少其一是多孔的；一拋光停止層，形成于該圖案化的混合式低k介電材料上；以及金屬導電區域，形成于該圖案化的混合式低k介電材料中。
2.如權利要求1所述的互連結構，其中所述混合式低k介電材料的有效介電常數為從約1.2到約2.2。
3.如權利要求1所述的互連結構，其中所述旋涂式介電材料都是多孔介電材料。
4.如權利要求1所述的互連結構，其中所述頂部旋涂式介電材料是一無機介電材料，而所述底部旋涂式介電材料是一有機介電材料。
5.如權利要求4所述的互連結構，其中所述頂部無機介電材料是多孔的。
6.如權利要求5所述的互連結構，其中所述頂部無機介電材料在從約5到約80％的體積百分比孔隙率下具有從約5到約500的孔洞大小。
7.如權利要求4所述的互連結構，其中所述無機介電材料包括Si、O與H以及選擇性地包括C。
8.如權利要求7所述的互連結構，其中所述無機介電材料為HOSP、MSQ、TEOS、HSQ、MSQ-HSQ共聚物，有機硅烷或任何其它含Si材料。
9.如權利要求4所述的互連結構，其中所述有機介電材料包括C、O及H。
10.如權利要求9所述的互連結構，其中所述有機介電材料包括芳香熱固性聚合樹脂。
11.如權利要求1所述的互連結構，其中所述頂部旋涂式介電材料為一有機介電材料，而該底部旋涂式介電材料為一無機介電材料。
12.如權利要求11所述的互連結構，其中所述頂部有機介電材料是多孔的。
13.如權利要求12所述的互連結構，其中所述頂部有機介電材料在從約5到約35％的體積百分比孔隙率下具有從約1到約50納米(nm)的孔洞大小。
14.如權利要求11所述的互連結構，其中所述有機介電材料包括C、O及H。
15.如權利要求14所述的互連結構，其中所述有機介電材料包括芳香熱固性聚合樹脂。
16.如權利要求11所述的互連結構，其中所述無機介電材料包括Si、O與H以及選擇性地包括C。
17.如權利要求16所述的互連結構，其中所述無機介電材料為HOSP、MSQ、TEOS、HSQ、MSQ-HSQ共聚物，有機硅烷或任何其它含Si的材料。
18.如權利要求1所述的互連結構，其中所述粘結增進劑形成于該底部旋涂式介電材料與該頂部旋涂式介電材料之間。
19.如權利要求1所述的互連結構，其中所述拋光停止層為一無機介電材料。
20.如權利要求1所述的互連結構，其中所述拋光停止層為一有機介電材料。
21.如權利要求1所述的互連結構，其中所述金屬導體區域含有至少一種選自Al、Cu、Ag、W及其合金的導電金屬。
22.如權利要求21所述的互連結構，其中所述導電金屬為Cu。
23.如權利要求1所述的互連結構，其中所述金屬導體區域進一步含有一襯墊材料。
24.如權利要求23所述的互連結構，其中所述襯墊材料選自TiN、TaN、Ta、Ti、W、WN、Cr、Nb以其混合物。
25.如權利要求1所述的互連結構，其中所述基板可為一介電材料、一金屬區域、一粘結增進劑、一半導體晶片或它們的任意組合。
26.一種混合式低k介電材料，可適用于制作雙鑲嵌型的互連結構，包含一底部旋涂式介電材料及一頂部旋涂式介電材料，其中該底部及頂部旋涂式介電材料具有一約2.6或更低的介電常數、不同的原子成分，且所述旋涂式介電材料中至少之一為多孔的。
27.一種用于形成互連結構的方法，該方法包含以下步驟(a)在一基板表面上形成一混合式低k介電材料，該混合式低k介電材料具有一約2.6或更低的有效介電常數，并包含一底部旋涂式介電材料及一頂部旋涂式介電材料，其中該底部及頂部旋涂式介電材料具有不同的原子成分，且這兩種旋涂式介電材料中至少之一為多孔的；(b)在該混合式低k介電材料上形成一硬質掩模，該硬質掩模至少含有一拋光停止層；(c)在該硬質掩模中形成一開口，以露出一部分該混合式低k介電材料；(d)利用該硬質掩模作為一蝕刻掩模，在該混合式低k介電材料的露出部分中形成一溝槽；(e)以至少一種導電金屬來填充該溝槽；以及(f)將停止于該拋光停止層的導電金屬予以平面化。
28.如權利要求27所述的方法，其中所述旋涂式介電材料兩者皆為多孔性介電材料。
29.如權利要求27所述的方法，其中所述頂部旋涂式介電材料為一無機介電材料，而該底部旋涂式介電材料則為一有機介電材料。
30.如權利要求29所述的方法，其中所述頂部無機介電材料為多孔的。
31.如權利要求30所述的方法，其中所述頂部無機介電材料在從約5到約80％的體積百分比孔隙率下具有從約5到約500的孔洞大小。
32.如權利要求29所述的方法，其中所述無機介電材料包括Si、O與H以及選擇性地包括C。
33.如權利要求32所述的方法，其中所述無機介電材料為HOSP、MSQ、TEOS、HSQ、MSQ-HSQ共聚物，有機硅烷或任何其它含Si的材料。
34.如權利要求29所述的方法，其中所述有機介電材料包括C、O及H。
35.如權利要求34所述的方法，其中所述有機介電材料包括芳香熱固性聚合樹脂。
36.如權利要求27所述的方法，其中所述頂部旋涂式介電材料為一有機介電材料，而該底部旋涂式介電材料為一無機介電材料。
37.如權利要求36所述的方法，其中所述頂部有機介電材料為多孔的。
38.如權利要求37所述的方法，其中所述頂部有機介電材料在從約5到約35％的體積百分比孔隙率下具有從約1到約50納米(nm)的孔洞大小。
39.如權利要求36所述的方法，其中所述有機介電材料包括C、O及H。
40.如權利要求39所述的方法，其中所述有機介電材料包括芳香熱固性聚合樹脂。
41.如權利要求36所述的方法，其中所述無機介電材料包括Si、O與H以及選擇性地包括C。
42.如申請專利范圍第41項所述之方法，其中所述無機介電材料為HOSP、MSQ、TEOS、HSQ、MSQ-HSQ共聚物，有機硅烷或任何其它含Si的材料。
43.如權利要求27所述的方法，其中還包含在形成該頂部旋涂式介電材料之前，在該底部旋涂式介電材料上形成一粘結增進劑。
44.如權利要求27所述的方法，其中所述混合式低k介電質是通過循序的旋涂式鍍覆處理形成的，其中在各個連續旋涂處理后，會對該旋涂層進行熱平板烘烤處理。
45.如權利要求27所述的方法，其中所述混合式低k介電質會在步驟(a)后，但在步驟(b)前，加以固化。
46.如權利要求27所述的方法，其中所述混合式低k介電質會在步驟(b)之后加以固化。
47.如權利要求27所述的方法，其中所述硬質掩模是由旋涂鍍覆方式制成的。
48.如權利要求27所述的方法，其中所述步驟(c)包括兩個光刻與蝕刻步驟。
49.如權利要求48所述的方法，其中所述蝕刻步驟選自反應-離子蝕刻(RIE)、等離子體蝕刻與離子束蝕刻。
50.如權利要求49所述的方法，其中所述RIE含有氟基化學材料。
51.如權利要求27所述的方法，其中所述步驟(d)含有氧或還原性蝕刻處理。
52.如權利要求27所述的方法，其中所述溝槽包括一通路孔、線路或兩者。
53.如權利要求27所述的方法，其中所述步驟(e)包括選自以下的淀積處理化學氣相淀積(CVD)、等離子體輔助CVD、濺射、鍍層及化學溶液淀積。
54.如權利要求27所述的方法，其中還包含在填充該導電金屬之前，在該溝槽內淀積一襯墊材料。
55.如權利要求27所述的方法，其中所述步驟(f)包括化學機械拋光處理。
全文摘要
本發明提供一種雙鑲嵌型的金屬布線加低k介電質的互連結構，其中將該導電金屬線路與通路孔形成在一混合式低k(介電常數)介電質內，它包含兩種旋涂式介電材料，具有不同原子成分，且這兩種旋涂式介電材料中至少之一為多孔的。這兩種應用于構成本發明混合式低k介電質的旋涂式介電材料，各具有一約2.6或更低的介電常數，且該混合結構的各介電材料各以具有從約1.2到約2.2范圍內的k值為佳。藉由利用本發明混合式低k介電質，將能夠獲得對于金屬線路電阻(溝槽深度)的優異控制而無須另增成本。可達到此項目的而不必利用掩埋式蝕刻停止層，若存在，則形成在這兩種旋涂式介電材料之間。
文檔編號H01L21/312GK1518762SQ01822901
公開日2004年8月4日 申請日期2001年12月10日 優先權日2001年2月28日
發明者S·M·蓋茨, J·C·赫德里克, S·V·尼塔, S·普魯肖特哈曼, C·S·蒂貝格, S M 蓋茨, 尼塔, 承ぬ毓 , 蒂貝格, 赫德里克 申請人:國際商業機器公司