專利名稱：溝槽式金屬－絕緣層－金屬電容結構與其形成方法
技術領域：
本發明涉及一種金屬層-絕緣層-金屬層(MIM)電容的結構與其形成方法，特別涉及一種溝槽式金屬層-絕緣層-金屬層電容的結構與其形成方法。
背景技術：
隨著將標準的互補型金屬氧化物半導體(CMOS)技術應用于模擬與射頻互補型金屬氧化物半導體(RFCMOS)集成電路領域中的趨勢，越來越多的被動組件應運而生。由于利用互補型金屬氧化物半導體技術制作的組件具有良好的效能且容易制作，所以金屬層-絕緣層-金屬層(MIM)電容被廣泛應用于模擬與射頻的目的中。
圖1所示為傳統的金屬層-絕緣層-金屬層電容結構的剖面示意圖。一包含底材的半導體結構110上覆蓋MIM的底金屬層(bottom metal)112、一介電層114在底金屬層112的上方。然后，在部分介電層114上形成MIM的頂金屬層(top metal)116，且在介電層114與頂金屬層116上形成一金屬間介電層(inter-metal dielectric)118。金屬間介電層118中形成若干介窗(via)120，介窗120上再形成金屬層結構122。
然而，應用在金屬層-絕緣層-金屬層電容結構中的介電層厚度遠大于一般多晶硅-絕緣層-多晶硅或多晶硅-絕緣層-底材電容結構的介電層厚度，導致MIM電容的比電容值(specificcapacitance)較小。當應用于射頻中且須考慮在MIM與底材之間的較低耦合噪聲時，需要較高的比電容值成為越來越重要的課題之一。
發明內容
針對上述問題，本發明主要目的在于提供一種溝槽式金屬層-絕緣層-金屬層電容結構與其形成方法，相較于傳統的金屬層-絕緣層-金屬層電容結構而言，本發明具有更有效的面積利用率與比電容值。
本發明另一目的在于提供一種溝槽式金屬層-絕緣層-金屬層電容結構與其形成方法，使其在射頻應用的高頻范圍時，它的耦合噪聲較低，以避免MIM結構與底材之間的耦合噪聲。
根據上面所述，一種金屬層-絕緣層-金屬層電容結構利用CMOS的技術制成，半導體結構上先形成金屬間介電層，再在它上面形成一導電層，用來作為電容的底金屬層，其中至少具有一溝槽。接著，介電層共形于導電層上，并覆蓋溝槽的側壁；再以另一導電層填入溝槽中形成電容的頂金屬層。此溝槽可以是一螺旋狀或若干獨立的溝槽排列成矩陣狀。
本發明的有益效果為通過提高MIM結構的面積利用率和比電容值，使其在射頻應用的高頻范圍時，它的耦合噪聲較低，從而避免MIM結構與底材之間的耦合噪聲。
圖1為傳統的金屬層-絕緣層-金屬層電容結構的剖面示意圖。
圖2至圖4為本發明的一個實施例的形成方法的剖面示意圖。
圖5為本發明的一個結構實施例的正面示意圖。
圖6為本發明的另一個結構實施例的正面示意圖。
標號說明10 半導體結構18 金屬間介電層20 導電層22 光刻膠層24 MIM介電層26 導電層28 溝槽110 半導體結構112 底金屬層114 介電層116 頂金屬層118 金屬層間介電層120 介窗122 金屬層結構具體實施方式
以下結合附圖及實施例進一步說明本發明的結構特征及所達成的有益效果。
參照2所示，在半導體結構10上依序形成一金屬間介電層18與一導電層20，用來作為電容的底金屬層，導電層20上則利用一般光刻方式，先形成一光刻膠層22后再進行一溝槽MIM圖案的轉移。在這個實施例中，半導體結構10可包含一硅底材，金屬間介電層18可以是一般介電常數或低介電常數介電層，導電層20則可為金屬、金屬化物或合金層，例如鋁銅合金、銅或是氮化鈦。
然后，如圖3所示，以具有圖案的光刻膠層22為掩膜，去除部分導電層20以形成若干溝槽并暴露出部分的金屬間介電層18，再去除光刻膠層22。接著，在導電層20及暴露出的金屬間介電層18上共形(conformal)沉積一MIM的介電層24，并覆蓋溝槽的側壁。在這個實施例中，光刻膠層22可以為干膜或液態光刻膠層，MIM介電層24可以為硅氧化物、硅氮化物或硅氧氮化物。
在圖4中，先沉積一導電層26填滿溝槽中并覆蓋頂部的MIM介電層24，接著再經過一道光刻刻蝕的步驟，去除部分的導電層26，剩余的導電層26完全覆蓋在溝槽的上方，所述導電層26作為電容的頂金屬層。在這個實施例中，導電層26可為金屬、金屬化物或合金層，例如鋁銅合金、銅或是氮化鈦，且在所有的溝槽上方成連續的一個區域，使得各溝槽中具有電學性質上的連接。接著則可依一般的方式，繼續形成金屬層間介電層與介窗連接導電層。
通過上述之形成方法及圖4可知，本發明在一半導體結構10上形成有一金屬間介電層18，并有一作為底金屬層的導電層20位于金屬間介電層18上，所述導電層20中具有多個溝槽以暴露出部分金屬間介電層18；一MIM介電層24位于導電層20與暴露出的金屬間介電層18表面，并覆蓋溝槽的側壁；以及一作為頂金屬層的導電層26填滿溝槽并形成于M1M介電層24表面，這樣即構成一溝槽式金屬-絕緣層-金屬(MIM)電容結構。另外，在導電層20中可以形成一個或一個以上的溝槽。
圖5為根據本發明完成的一個溝槽式金屬層-絕緣層-金屬層電容結構實施例的正視示意圖。在這個實施例中，溝槽圖案為矩形溝槽，溝槽28各個分開并位于導電層20中，因此作為底金屬層的導電層20彼此之間具有電學性質上的連接。當然，溝槽28的形狀并不限于圖上所示，圓形或橢圓形等也在本發明涵蓋范圍內。
圖6為根據本發明完成的另一個溝槽式金屬層-絕緣層-金屬層電容結構實施例的正視示意圖。在這個實施例中，溝槽圖案為連續的螺旋(spiral)狀，導電層20為一連續結構，所以也具有電學性質上的連接。根據上述所形成的溝槽式金屬層-絕緣層-金屬層電容結構，能更有效地利用底材上的面積，達到最大的比電容值，并具有較小的耦合噪聲，很適合模擬與射頻方面的應用。
以上所述的實施例僅為了說明本發明的技術思想及特點，其目的在使本領域的普通技術人員能夠了解本發明的內容并據以實施，本專利的范圍并不僅局限于上述具體實施例，即凡依本發明所揭示的精神所作的同等變化或修飾，仍涵蓋在本發明的保護范圍內。
權利要求
1.一種溝槽式金屬層-絕緣層-金屬層電容結構，包括一半導體結構；一第一介電層在所述半導體結構上；一第一導電層在所述第一介電層上，所述第一導電層中至少具有一個溝槽；一第二介電層在所述第一導電層上，并覆蓋所述溝槽的側壁；以及一第二導電層在所述溝槽中及所述溝槽與第二介電層上。
2.根據權利要求1所述的溝槽式金屬層-絕緣層-金屬層電容結構，其特征在于所述溝槽為一連續螺旋狀。
3.根據權利要求1所述的溝槽式金屬層-絕緣層-金屬層電容結構，其特征在于所述第一導電層為金屬、金屬化物或合金層及其組合。
4.根據權利要求1所述的溝槽式金屬層-絕緣層-金屬層電容結構，其特征在于所述第二導電層為金屬、金屬化物或合金層及其組合。
5.一種溝槽式金屬層-絕緣層-金屬層電容結構，包括一半導體結構；一第一介電層在所述半導體結構上；一第一導電層在所述第一介電層上，所述第一導電層中具有多個溝槽暴露出部分所述第一介電層；一第二介電層在所述第一導電層與所述暴露出的第一介電層上，并覆蓋所述多個溝槽的多個側壁；以及一第二導電層在所述多個溝槽中及所述溝槽與第二介電層上。
6.根據權利要求5所述的溝槽式金屬層-絕緣層-金屬層電容結構，其特征在于所述第一導電層為金屬、金屬化物或合金層及其組合。
7.根據權利要求5所述的溝槽式金屬層-絕緣層-金屬層電容結構，其特征在于所述第二導電層金屬、金屬化物或合金層及其組合。
8.根據權利要求5所述的溝槽式金屬層-絕緣層-金屬層電容結構，其特征在于所述第二介電層為硅氧化物、硅氮化物或硅氮氧化物及其組合。
9.一種溝槽式金屬層-絕緣層-金屬層電容結構的形成方法，包括下列步驟提供一半導體結構；在所述半導體結構上形成一第一介電層；在所述第一介電層上形成一第一導電層；在所述第一導電層上形成一圖案化光刻膠層；以所述圖案化光刻膠層為掩膜，去除部分所述第一導電層使得在所述第一導電層中至少形成一溝槽，而后去除所述光刻膠層；在所述第一導電層上形成一第二介電層，并覆蓋所述溝槽的側壁；以及在所述溝槽中及所述溝槽與第二介電層上填滿一第二導電層。
10.根據權利要求9所述的溝槽式金屬層-絕緣層-金屬層電容結構的形成方法，其特征在于形成所述第二介電層的方式為共形沉積法。
全文摘要
本發明涉及一種溝槽式金屬－絕緣層－金屬電容結構與其形成方法，它是利用CMOS的技術制成，在半導體結構上先形成金屬間介電層(IMD)，再在它上面形成導電層，此導電層作為電容的底金屬層，其中具有至少一溝槽；接著，介電層共形在導電層上，并覆蓋溝槽的側壁；再以另一導電層填入溝槽中形成電容的頂金屬層。本發明的電容結構具有更有效的面積利用率與比電容值。
文檔編號H01L21/00GK1700408SQ200410018459
公開日2005年11月23日 申請日期2004年5月19日 優先權日2004年5月19日
發明者金平中, 方浩, 高榮正, 楊斌 申請人:上海宏力半導體制造有限公司