專利名稱：集成電路的制造方法、金屬－絕緣層－金屬電容形成方法
技術領域：
本發明涉及一種無源裝置的半導體制造方法，特別涉及一種集成電路裝置、集成電路的制造方法及金屬-絕緣層-金屬電容的制造方法。
背景技術：
一般來說，各種鑲嵌金屬-絕緣層-金屬電容結構形成在金屬層間介電層中。這種復雜的工藝包括(1)沉積一金屬層間介電層；(2)沉積阻障層、晶種層及金屬層，以在該金屬層間介電層中形成電容下金屬板(capacitor bottommetal plate，CBM plate)；(3)沉積一絕緣層于該電容下金屬板上，以作為電容介電質；(4)沉積阻障層、晶種層及金屬層，以在該絕緣層上形成一電容上金屬板(capacitor top metal plate，CTM plate)；以及(5)沉積一介層窗蝕刻終止層于該電容上金屬板上。公知制作鑲嵌金屬-絕緣層-金屬電容的方法需要多道額外形成金屬-絕緣層-金屬電容的光罩的過程，從而使工藝復雜化、成本提高。
因此，亟須開發一種低成本、簡單的鑲嵌金屬-絕緣層-金屬電容結構及其制造方法。
發明內容
本發明的目的在于提供一種低成本、簡單的集成電路制造方法、形成金屬-絕緣層-金屬電容的方法及集成電路裝置。
為了達到上述目的，本發明提供一種形成金屬-絕緣層-金屬電容的方法，該方法包括下述步驟在基底上形成電容下板與金屬內聯結構；形成具有預定厚度的介電層，其中該介電層包含位于該電容下板上方的第一部分以及位于該金屬內聯結構上方的第二部分；調整該介電層的第一部分與第二部分的相對厚度；以及在該介電層的第一部分上形成電容上板。
根據本發明的形成金屬-絕緣層-金屬電容的方法，其中，通過蝕刻該介電層的第一部分來調整該介電層的第一部分與第二部分的相對厚度。
根據本發明的形成金屬-絕緣層-金屬電容的方法，其中，通過在該介電層的第二部分上添加額外的介電材料來調整該介電層的第一部分與第二部分的相對厚度。
根據本發明的形成金屬-絕緣層-金屬電容的方法，其中，該介電層的第二部分作為蝕刻終止層。
本發明還提供一種集成電路的制造方法，該方法包括下述步驟在基底中形成多個電路元件；在該基底上形成第一金屬層，其中該第一金屬層包括電容下板與內聯結構；在該第一金屬層上形成厚度實質均勻的介電層；調整該介電層位于該電容下板與該內聯結構上的相對厚度；在該電容下板上形成電容上板；以及在該電容上板與該介電層上形成金屬層間介電層。
根據本發明的集成電路的制造方法，其中，通過蝕刻位于該電容下板上的一部分介電層來調整該介電層的厚度。
根據本發明的集成電路的制造方法，其中，通過在該介電層與該電容上板上沉積額外的介電材料來調整該介電層的厚度。
根據本發明的集成電路的制造方法，其中，所述厚度實質均勻的介電層的厚度大體介于100～1,000埃之間。
根據本發明的集成電路的制造方法，其中位于該電容下板上的該介電層的厚度大體介于100～500埃之間。
本發明還提供一種集成電路裝置，包括一電容下板，其形成于第一金屬層中；一內聯結構，其形成于該第一金屬層中；一連續式介電層，其形成于該電容下板與該內聯結構上，其中該連續式介電層包含位于該電容下板上的第一厚度及位于該內聯結構上的第二厚度，且該第二厚度大于該第一厚度；以及一電容上板，其形成于位于該電容下板上的該介電層上。
根據本發明的集成電路裝置，其中，該第一厚度與該第二厚度大體介于100～500埃之間。
根據本發明的集成電路裝置，其中，該裝置還包括一電容蝕刻終止層，其形成于該電容上板上，且實質對準該電容上板；以及一抗反射涂層，其形成于該電容蝕刻終止層上，且實質對準該電容蝕刻終止層。
根據本發明的集成電路裝置，其中，位于該內聯結構上的該介電層由兩層介電材料構成。
根據本發明的集成電路裝置，其中，所述兩層介電材料的組成相同。
本發明的方法減少了額外的光罩步驟，并且簡單、成本降低。
為了使本發明的上述目的、特征及優點能更明顯易懂，下文特舉一較佳實施例，并配合附圖進行如下的詳細說明。
圖1為本發明第一實施例的金屬-絕緣層-金屬電容制造方法的剖面示意圖。
圖2A為本發明第一實施例的金屬-絕緣層-金屬電容制造方法的剖面示意圖。
圖2B為本發明第一實施例的金屬-絕緣層-金屬電容制造方法的剖面示意圖。
圖3～圖8為本發明第一實施例的金屬-絕緣層-金屬電容制造方法的剖面示意圖。
圖9A～圖9C圖為本發明第一實施例的金屬-絕緣層-金屬電容制造方法的剖面示意圖。
圖10A～圖10C為本發明第二實施例的金屬-絕緣層-金屬電容制造方法的剖面示意圖。
圖11為本發明第二實施例的金屬-絕緣層-金屬電容制造方法的剖面示意圖。
其中，附圖標記說明如下2～基底 4～金屬層間介電層 6、18、26～光刻膠層8、9、22～溝槽10～半導體裝置12～電容下金屬板14～內聯結構 16、30、34、46～介電層17、32、48～蝕刻終止層19～開口 20～電容介電區21～抗反射涂層24～金屬層28～電容上金屬板 36、38、40～介層窗/溝槽內聯具體實施方式
本發明的鑲嵌金屬-絕緣層-金屬電容的制造方法也可應用在其它鑲嵌金屬-絕緣層-金屬元件的工藝中。
圖1為制造過程階段中半導體裝置10的剖面示意圖。該半導體裝置10包括基底2。基底2中已制作完成各種有源和無源元件(圖中未示出)，且包含各種公知的內聯層及層間介層窗。在本發明的一實施例中，基底2中形成有六層內聯層(圖中未示出)，而在第七層的金屬層中將形成一電容下板，這一點將在后續作詳細討論。本發明較佳實施例中的電容結構也可依據不同的設計選擇形成在其它金屬層中。
如圖所示，在基底2上形成一通常作為金屬層間介電層的介電層4。金屬層間介電層4優選為由低介電常數的介電材料形成，所述介電材料例如為氧化硅、氮化硅、旋涂式玻璃(spin-on-glass，SOG)、四乙氧基硅烷(tetraethoxysilane，TEOS)、氫化氧化硅、氟化硅玻璃(FSG)或其類似物。金屬層間介電層4優選為通過旋涂法、電化學電鍍、化學氣相沉積、物理氣相沉積、原子層沉積(atomic layer deposition，ALD)、分子束磊晶化學氣相沉積或其類似方法沉積形成。典型地，金屬層間介電層4的沉積厚度大體介于500～50,000埃之間。如圖1所示，在金屬層間介電層4上沉積一光刻膠層6，并通過傳統光顯影技術進行圖案化。如圖所示，即有多個開口形成于光刻膠層6中，且露出部分金屬層間介電層4，以供后續制作電容下金屬板。其它例如金屬內聯的金屬結構也可同時一并制作完成。
請參閱圖2A，以圖案化光刻膠層6為蝕刻罩幕蝕刻金屬層間介電層4，以分別形成溝槽8及9。較佳地，金屬層間介電層4以例如濺鍍蝕刻、離子束蝕刻、等離子蝕刻或其它類似方法進行各向異性蝕刻。在蝕刻步驟之后，再利用傳統技術，如光刻膠剝離、灰化或其它類似方法移除光刻膠層6。
請參閱圖2B，利用傳統鑲嵌工藝技術將優選為銅的導電物質填入溝槽8及9。典型地，先以例如鈦/氮化鈦或鉭/氮化鉭的阻障層/黏著層內襯于溝槽。待覆蓋一銅晶種層于阻障層/黏著層之后，再利用無電電鍍、電化學電鍍或其它類似方法將銅導電層填滿溝槽。銅導電層優選為通過化學機械研磨法進行平坦化。
圖2B公開了兩種金屬結構12及14，以下將作更詳細的討論。在一較佳實施例中，結構12將作為金屬-絕緣層-金屬電容結構的電容下板。結構14優選為一內聯結構，以內連接各種有源和無源元件(圖中未示出)或由此使內部元件與外部元件連接。本發明可在每一個金屬層中同時形成多個金屬結構(可能達數百萬個)。
請參閱圖3，在圖2B所示的結構上形成一介電層16，以下作更詳細的討論。介電層16將扮演兩種角色，其一可作為后續形成的金屬-絕緣層-金屬電容的介電絕緣層，其二則作為后續形成的介層窗的介層窗蝕刻終止層(viaetch stop layer，VESL)。本領域的技術人員希望作為介電絕緣層的介電層厚度能相對較薄，以增加金屬-絕緣層-金屬電容的電容值，然而，又希望作為蝕刻終止層的介電層厚度能足夠厚，以滿足在后續形成介層窗時蝕刻終止層的功能需求。這兩者是矛盾的。
為了解決上述厚度問題，在本發明的一較佳實施例中，在金屬層間介電層4與金屬結構12及14上沉積一厚度符合蝕刻終止層功能需求的介電層16。介電層16優選為由高介電常數的介電材料構成，所述介電材料例如為氧化鋁、氧化鉿、碳化硅、氮化硅、氧化鉭、氮氧化鉭、氧化鈦、氧化鋯或其類似物。優選地，介電層16的沉積厚度為100～1,000埃，且優選地，沉積方式為化學氣相沉積或物理氣相沉積。本發明介電層16的厚度可依據不同的設計或元件特性加以改變。
請參閱圖4，在介電層16上形成一圖案化光刻膠層18。在光刻膠層18中形成的開口19對應于金屬-絕緣層-金屬電容的尺寸大小。
請參閱圖5，對介電層16未被光刻膠層18覆蓋的區域進行蝕刻(例如圖4中的開口19)，隨后移除光刻膠層18。在一較佳實施例中，介電層16以例如干蝕刻的各向異性蝕刻法蝕刻大約30秒，使介電層16形成一較薄的電容介電區20。電容介電區20的厚度可依據設計選擇作改變，優選為介于100～500埃之間，以提供金屬-絕緣層-金屬電容理想的電容值。在上述蝕刻過程中，還在介電層16中形成一溝槽22，以用來作為電容上金屬板的自對準(self-align)。
請參閱圖6，在介電層16的表面平坦覆蓋地沉積一金屬層24。金屬層24優選為包括有形成在介電層16上及溝槽22內的、例如鈦/氮化鈦或鉭/氮化鉭的阻障層/黏著層，以及隨后覆蓋在該阻障層/黏著層上的銅晶種層及銅導電層。金屬層24可由鋁、金、銀、鉑、鉭、鈦、鎢及其合金或其類似物構成。金屬層24優選為沉積足夠填滿溝槽22的厚度。依據不同的設計選擇，金屬層24的沉積厚度可從數百埃到數千埃。
請參閱圖7，在溝槽22上的金屬層24上形成一圖案化光刻膠層26。在某些實施例中，制作圖案化光刻膠層26的光罩可使用與圖案化光刻膠層18相同的光罩(如圖4所示)。之后，利用公知技術對金屬層24進行各向異性蝕刻，最終結構如圖8所示，包括一對準于介電層16中較薄電容介電區20的電容上金屬板。介電層16也可作為后續形成的介層窗的蝕刻終止層。本發明制作金屬-絕緣層-金屬電容結構利用最少的制作額外光罩的步驟、最低的成本，并且制作的集成電路裝置完全適用傳統的后段工藝(back end of line，BEOL)。
圖9A～圖9C公開了包含后段工藝元件的結構。在介電層16及電容上金屬板28上沉積一蝕刻終止層17，隨后利用傳統材料及沉積方式在蝕刻終止層17上沉積一抗反射涂層21。除保留電容上金屬板28上的蝕刻終止層17與抗反射涂層21之外，其余的蝕刻終止層17與抗反射涂層21均被移除，如圖9B所示。形成于金屬結構28上的抗反射涂層21有助于后續光顯影步驟的進行。
請參閱圖9C，在該裝置的結構上形成一介電層30、一蝕刻終止層32及一介電層34。在此，并未對上述各層的厚度加以描述，僅供說明之用。介電層30、蝕刻終止層32及介電層34優選為利用傳統材料及工藝制作而成的金屬層間介電層。接著，介電層30、蝕刻終止層32及介電層34利用介層窗/溝槽內聯36、38、40分別與電容下金屬板12、電容上金屬板28及其它內聯結構14形成電性連接。上述金屬結構36、38、40優選為由鑲嵌或雙鑲嵌工藝制作形成。
圖10A～圖11說明本發明的另一實施例。本實施例的前段步驟與圖1、圖2A及圖2B所述的工藝步驟相同。
請參閱圖10A，在圖2B所述的結構上沉積一介電層46。介電層46優選為以化學氣相沉積法沉積形成的碳化硅，其厚度大約為100～500埃。此厚度為后續制作的金屬-絕緣層-金屬電容可達到較佳電容特性時介電層的理想厚度范圍。
請參閱圖10B，在介電層46上形成一電容上金屬板28。電容上金屬板28優選為以傳統的鋁工藝(平坦覆蓋地沉積、光顯影及蝕刻)制作形成。
請參閱圖10C，以類似圖9A、圖9B所述的材料、工藝在電容上金屬板28上形成經圖案化的蝕刻終止層17及抗反射涂層21。之后，在介電層46與電容上金屬板28上形成一第二蝕刻終止層48。由于第二蝕刻終止層48沉積在未被電容上金屬板28覆蓋的介電層46表面，因此，金屬-絕緣層-金屬電容中的介電層46具有比其它位置更薄的介電層厚度，而介電層46在其它區域形成較厚的介電層，該厚度為介電層具有蝕刻終止效果的必要厚度。優選地，介電層46與第二蝕刻終止層48的結合厚度為500～1,000埃。第二蝕刻終止層48與介電層46的材料及沉積方式均相同。然而依據不同的設計選擇，第二蝕刻終止層48可選擇與介電層46具有不同性質的材料。
對結構包括電容下金屬板12、介電層46及電容上金屬板28的金屬-絕緣層-金屬的電容繼續進行傳統的后段工藝。請參閱圖11，在該裝置結構上形成金屬層間介電層30、32、34，并形成溝槽/介層窗結構36、38、40分別與電容下金屬板12、電容上金屬板28及內聯結構14電性連接。
在本發明一較佳實施例中，金屬-絕緣層-金屬電容的工藝步驟僅在定義電容上金屬板28時需要一額外的光罩步驟。電容下金屬板12可與金屬結構14同時定義，并且不需要額外的光罩。此外，對于不同介電層厚度的控制，例如介層窗蝕刻終止層46、48與金屬-絕緣層-金屬電容介電層間的厚度控制，也不需要復雜且額外成本的工藝。
雖然本發明已以較佳實施例公開如上，但其并非用以限定本發明，本領域的技術人員在不脫離本發明的構思和范圍的情況下，可進行各種變動和修改，因此本發明的保護范圍應當以所附的權利要求書所界定的范圍為準。
權利要求
1.一種形成金屬-絕緣層-金屬電容的方法，該方法包括下述步驟在基底上形成電容下板與金屬內聯結構；形成具有預定厚度的介電層，其包含位于該電容下板上方的第一部分以及位于該金屬內聯結構上方的第二部分；調整該介電層的第一部分與第二部分的相對厚度；以及在該介電層的第一部分上形成電容上板。
2.如權利要求1所述的形成金屬-絕緣層-金屬電容的方法，其中，通過蝕刻該介電層的第一部分來調整該介電層的第一部分與第二部分的相對厚度。
3.如權利要求1所述的形成金屬-絕緣層-金屬電容的方法，其中，通過在該介電層的第二部分上添加額外的介電材料來調整該介電層的第一部分與第二部分的相對厚度。
4.如權利要求1所述的形成金屬-絕緣層-金屬電容的方法，其中，該介電層的第二部分作為蝕刻終止層。
5.一種集成電路的制造方法，該方法包括下述步驟在基底中形成多個電路元件；在該基底上形成第一金屬層，該第一金屬層包括電容下板與內聯結構；在該第一金屬層上形成厚度實質均勻的介電層；調整該介電層位于該電容下板與該內聯結構上的相對厚度；在該電容下板上形成電容上板；以及在該電容上板與該介電層上形成金屬層間介電層。
6.如權利要求5所述的集成電路的制造方法，其中，通過蝕刻位于該電容下板上的一部分介電層來調整該介電層的厚度。
7.如權利要求5所述的集成電路的制造方法，其中，通過在該介電層與該電容上板上沉積額外的介電材料來調整該介電層的厚度。
8.如權利要求5所述的集成電路的制造方法，其中，所述厚度實質均勻的介電層的厚度大體介于100～1,000埃之間。
9.如權利要求6所述的集成電路的制造方法，其中位于該電容下板上的該介電層的厚度大體介于100～500埃之間。
10.一種集成電路裝置，包括一電容下板，其形成于一第一金屬層中；一內聯結構，其形成于該第一金屬層中；一連續式介電層，其形成于該電容下板與該內聯結構上，該連續式介電層包含位于該電容下板上的第一厚度及一位于該內聯結構上的第二厚度，且該第二厚度大于該第一厚度；以及一電容上板，其形成于位于該電容下板上的該介電層上。
11.如權利要求10所述的集成電路裝置，其中，該第一厚度與該第二厚度大體介于100～500埃之間。
12.如權利要求10所述的集成電路裝置，其中，該裝置還包括一電容蝕刻終止層，其形成于該電容上板上，且實質對準該電容上板；以及一抗反射涂層，其形成于該電容蝕刻終止層上，且實質對準該電容蝕刻終止層。
13.如權利要求10所述的集成電路裝置，其中，位于該內聯結構上的該介電層由兩層介電材料構成。
14.如權利要求13所述的集成電路裝置，其中，所述兩層介電材料的組成相同。
全文摘要
本發明提供一種形成金屬－絕緣層－金屬電容的方法，該方法包括下述步驟在基底上形成電容下板與金屬內聯結構。之后，形成具有預定厚度的介電層，該介電層包含位于該電容下板上方的第一部分以及位于該金屬內聯結構上方的第二部分。接著，調整該介電層的第一部分與第二部分的相對厚度。調整該介電層的第一部分與第二部分相對厚度的方法包括蝕刻該介電層的第一部分或添加介電材料至該介電層的第二部分上。最后，在該介電層的第一部分上形成電容上板，以制作完成該金屬－絕緣層－金屬電容結構。本發明的方法減少了額外的光罩步驟，并且簡單、成本降低。
文檔編號H01L27/02GK101030552SQ20061010578
公開日2007年9月5日 申請日期2006年7月25日 優先權日2006年3月1日
發明者洪顯仁, 侯國南, 賴峰良 申請人:臺灣積體電路制造股份有限公司