專利名稱：半導體襯底及其制造工藝的制作方法
技術領域：
本發明的內容涉及一種半導體襯底，該半導體襯底包括載體晶圓和由單晶態半導體材料制成的層，并且涉及一種制造該半導體襯底的工藝以及在該工藝中所形成的中間產品。
背景技術：
現有技術已經揭示晶圓作為用于制作電子元件的最初產品，晶圓包括電絕緣襯底上的一薄層半導體材料。或者，薄半導體層可以通過電絕緣層與同樣是由半導體材料制成的襯底分開。如果該薄層半導體材料是硅，那么所述晶圓公知為SOI(絕緣體的硅)晶圓。
制造這種類型晶圓的許多工藝也是公知的。在絕大多數公知的工藝中，正好在半導體晶圓(稱為施主晶圓)表面的下面制造分離層，例如具有空穴的層。以這種方式制備的施主晶圓與第二晶圓，載體晶圓，結合。然后，沿著分離層分離施主晶圓，這將一層施主晶圓轉移至載體晶圓上。
WO03/003430A2說明了一種工藝，其中將一薄層半導體材料從施主晶圓轉移至載體晶圓上，首先，在施主晶圓打算用于轉移的那一側上產生預定幾何形狀的周期性反復出現的凹穴的圖案。然后，通過熱處理在表面封閉這些凹穴，從而在材料表面在連續層的下方形成具有周期性反復出現的空穴的層。以這種方式制備的施主晶圓與載體晶圓結合。然后，例如通過進一步的熱處理，沿著含有空穴的層分離施主晶圓。
上述工藝包括許多步驟，因此相對來說比極復雜。此外，根據現有技術的工藝不允許轉移與上述同樣薄的層，這是因為該層的厚度受到用以產生凹穴的光刻的限制。為了獲得非常薄的層，例如，厚度小于10nm，有必要將較厚的層，例如，厚度為50nm，轉移至載體晶圓上，然后需要通過適當的措施減小該層厚度，如WO03/003430A2中所述的那樣。例如，根據平均層厚度，可以轉移平均厚度為100nm以及標準偏差為5％的層。這意謂著高達32％的表面區域與平均層厚度偏差5％(即，5nm)或更多，并且0.3％的表面區域甚至偏差15％(即，15nm)或更多。如果隨后將轉移層的厚度減小至15nm，那么在轉移和分離之后出現的5％標準偏差將導致就統計學觀點而言在大約0.15％的表面區域上完全除去半導體材料的轉移層。因此，在直徑為300mm和表面積為707cm2的晶圓的情況下，在大約1cm2的表面區域上這層半導體材料完全被除去。這些區域作為HF缺陷是可檢測的。如果以所述方式過分減小轉移半導體層的厚度，那么在厚度減小之后，在轉移和分離之后出現的層厚度均勻性對HF缺陷密度具有直接的影響。此外，用于厚度減小的傳統工藝易于對絕對層厚均勻性產生不良影響，因此，在最終厚度極低的情況下，HF缺陷密度仍進一步增高。
發明內容
因此本發明的目的是提供一種層結構，該結構具有超薄的半導體層，并且同時具有極低的HF缺陷密度。
通過一種制造半導體襯底的工藝實現該目的，所述襯底包括載體晶圓和載體晶圓一側上的一層單晶體半導體材料，該工藝包括依照順序給出的下列步驟a)在由單晶體半導體材料制成的施主晶圓的表面上制造含有凹穴的層，b)將含有凹穴的施主晶圓層結合在載體晶圓上，
c)進行熱處理以在載體晶圓與施主晶圓之間的界面處封閉凹穴，從而在施主晶圓內形成空穴層，以及d)沿著空穴層分離施主晶圓，從而在載體晶圓上保留下來的是由半導體材料組成的層。
附圖簡述以下參考附圖對本發明進行詳細說明，其中
圖1至5圖解示出根據本發明將一薄層半導體材料從施主晶圓轉移至載體晶圓；圖6至10圖解示出根據本發明將一薄層半導體材料從施主晶圓轉移至載體晶圓，載體晶圓在一個承載附加層的表面上，施主晶圓含有凹穴的層與之結合。
本發明的詳細說明根據本發明，首先在步驟a)中(圖1+6)，通過在施主晶圓的一個表面上產生含有凹穴3的層來制備由所希望的半導體材料組成的施主晶圓1。凹穴3在形狀上可以是規則的也可以是不規則的。例如，可以通過光刻和溝槽蝕刻(例如參閱WO03/003430A2)或通過陽極蝕刻(例如參閱歐洲專利EP553852B1)來制造它們。
之后，在步驟b)中(圖2+7)，以如下方式使施主晶圓1與載體晶圓2結合含有凹穴3的層位于兩個結合層之間。因此，在根據本發明的工藝中，與現有技術不同，含有凹穴3的層直接與載體晶圓2結合。如圖6至10中所示，如果載體晶圓2具有附加層9，則施主晶圓1與附加層9結合。如果載體晶圓2是半導體晶圓，則附加層9例如可以是絕緣層，例如，半導體材料的氧化物，在這種情況下，利用根據本發明的工藝，如果施主晶圓1是硅晶圓，那么可以制造SOI晶圓。
在步驟c)中(圖3、4以及8、9)，在適當的溫度下對所結合的晶圓進行熱處理。溫度取決于組成施主晶圓1的材料。溫度必須足夠高以確保在界面4施主晶圓1的原子有足夠的移動性。如果施主晶圓是由硅組成的，熱處理優選在500℃至硅熔點的溫度范圍內進行。在900℃至1100℃溫度下進行熱處理就更好。例如，熱處理可以在含氫的環境中進行。如果有必要，則熱處理可以強化在結合的晶圓之間的界面4的結合力。然而，主要地，通過半導體材料原子的表面擴散來封閉在施主晶圓1與載體晶圓2之間的界面4處的凹穴3，從而形成封閉的空穴6，所述空穴6完全位于施主晶圓1內，不再直接與載體晶圓2或載體晶圓2的附加層9毗連。由于由熱處理造成的表面擴散，在最終被封閉從而形成空穴6之前，凹穴3在界面4的區域中開始變窄。在此步驟期間凹穴3或空穴6的形狀實際上保持相同。因此，在熱處理期間，在界面4形成由施主晶圓1的半導體材料組成的連續層7。
在熱處理之后，結合的晶圓具有下列結構繼載體晶圓2(或附加層9)之后是一層薄的、連續的、半導體材料的單晶體層7，依次繼其之后是包括空穴6的殘留層，之后是施主晶圓的剩余部分5。
然后，在步驟d)中(圖5+10)，沿著包括空穴6的殘留層分離該結構，從而在載體晶圓2上保留下來的是半導體材料薄層8。分離可以在機械力的作用下執行，例如，利用氣體噴射、液體噴射、楔子，通過撓性負載或其他適當的措施，也可以結合使用它們。
然而，最好通過進一步的熱處理來執行分離步驟，在步驟c)中立即在表面已經封閉之后，即，一形成連續的、厚度為數個原子層的薄層7，為了將能量減小到最低，空穴6就開始縮小其內部表面面積，因此試圖采取球形形狀。空穴6的擴展導致空穴相互結合起來，并且最終將薄單晶體層7、8與施主晶圓的剩余部分5分開。該進一步熱處理的條件優選對應于在c)步驟中所使用的條件，這是因為利用了相同的表面擴散機制。
本發明還涉及一種半導體襯底，該半導體襯底包括載體晶圓2以及由單晶體半導體材料組成的施主晶圓1，其中施主晶圓1是經由在其表面含有凹穴3的層與載體晶圓2結合。
在根據本發明的工藝的步驟b)中，即，當含有凹穴3的施主晶圓1的層與載體晶圓2結合時，形成半導體襯底作為中間產品，該襯底包括一系列多層，并且其特點在于內界面4，該內界面4最好是平坦的，沿著該內界面4有包括封閉空穴的層。以如下方法設置這些空穴在一側上它們與內界面4接觸，并且因此空穴的壁是由通過界面4分離的兩種材料所組成的。
本發明還涉及一種半導體襯底，該襯底包括載體晶圓2以及由單晶體半導體材料組成的層8，其中層8的厚度為100nm或更薄，層厚均勻度為5％或更低以及HF缺陷密度為0.02/cm2或更小。
特別地，本發明涉及該類型的半導體襯底，該襯底包括層8，該層8是由厚度較薄的單晶體半導體材料所組成，更具體地講，厚度為80nm或更薄，優選為50nm或更薄，最好為20nm或更薄，以及具有在前段中所列的特性。
在本說明書中，表達方式“層厚均勻度”相當于6σ的值，即標準偏差的六倍。
通過本發明的工藝制造的本發明的半導體襯底，其顯著特點是具有極薄的層8，該層8是由半導體材料所組成的，并且具有良好的層厚均勻度，以及極低的HF缺陷密度。本發明的半導體襯底的最大HF缺陷密度僅為在WO03/003430A2中所取得的值0.1/cm2的20％。極低的缺陷密度導致元件制造期間的高產率，并且良好的層厚均勻度導致良好的、均勻的晶體管特性，例如，閾值電壓。因此，該半導體襯底非常適合于制造要求很高的電子元件。
含有凹穴的表面與載體晶圓的結合，連同表面擴散利用，以及使表面能量減小到最小因此使表面積本身減小到最小的努力，是一種完全新的方法。與制造SOI晶圓的已知工藝不同，在這一技術中，與載體晶圓結合的并不是具有預定的、恒定不變的厚度的單晶體層。在本發明的工藝中，被封閉的層僅在與載體晶圓結合之后形成。
本發明提供了一種相對簡單的工藝，與WO03/003430A2相比工藝步驟的數量減少。較簡單的工藝步驟意謂著對于控制來說該工藝還更經濟以及更簡單，因此產生更少的缺陷源。
WO03/003430A2中所述的工藝允許轉移厚度沒有遠遠小于50nm的層，這是因為轉移層的厚度受到光刻的限制。本發明的工藝允許轉移薄很多的層，這是因為設有凹穴的表面區域內的原子由于與載體晶圓的結合而固定在其各自位置上，因此無法用于表面擴散，其中所述設有凹穴的表面直接與載體晶圓結合。相反地，來自凹穴側壁和底部的原子可以沿著凹穴的表面向載體晶圓擴散。因此，凹穴的先前開口在與載體晶圓的界面處直接封閉起來。在進一步的熱處理期間，新形成的稍長空穴試圖采取能量最低的狀態，即，球形。其寬度增加，而其深度減小。稍長凹穴的設置以及大小使得可以在分離之后直接設定厚度，厚度從幾奈米至幾微米。凹穴的小直徑以及凹穴之間的短距離導致薄的轉移層，而大直徑以及較大的距離則導致較大的厚度。
相反地，在WO03/003430A2中所述的工藝中，凹穴開口之間的區域內，即，根據本發明直接與載體晶圓結合的表面上，的原子也可以自由移動，并且因此可以用于表面擴散。因此，在WO03/003430A2中，凹穴與表面之間的邊緣也變圓了，這反過來意謂著空穴在表面并沒有精確地封閉，而是在某一深度封閉起來。因此，當凹穴封閉時，在由其形成的空穴上形成淺的“凹陷”，然后，在工藝繼續進行時再次以材料填充這些凹陷，這導致層厚度的增加。
因此，因為本發明的工藝允許轉移極薄的層，所以用來減小層厚度的再加工步驟可以完全地或部分地省去。因此，層厚度的均勻度(即，六倍于層厚度的標準偏差)基本上僅僅取決于凹穴直徑的均勻度，并且因此在5％或更小的范圍內。
層厚度均勻度對HF缺陷密度有非常大的影響，尤其在層非常薄的情況下，例如，厚度為10nm或更薄。如上所述，如果轉移較厚的層，然后減小層的厚度，那么這尤其適用。由于本發明允許轉移極薄的層，所以通常沒有必要隨后減小層的厚度。此外，由于所轉移的層具有很好的層厚均勻度，所以0.02/cm2或更低的HF缺陷密度在本發明的襯底中是非常低的。
如果可以在半導體材料上取得顯著的表面擴散，那么本發明的工藝則適合于將單晶體半導體層轉移至任何所希望的載體晶圓上。通過在兩個晶圓在b)步驟中被結合在一起之前，將厚度僅為幾個原子層的多晶或無定形層涂敷在載體晶圓2上，可以幫助所述轉移。該層是由與半導體材料相同的材料組成的，所述半導體材料將要被轉移或至少含有將要轉移材料的成分。例如，通過化學汽相沉積法(CVD)涂敷多晶或無定形層。
本發明的工藝適合于制造范圍廣泛的產品A)通過使施主晶圓1是單晶體硅晶圓并且使載體晶圓2是由諸如玻璃或藍寶石的電絕緣材料所組成的晶圓來制造SOI襯底。載體晶圓2也可以是半導體晶圓，例如，多晶體或最好為單晶體硅晶圓，該半導體晶圓在其表面上承載有一層電絕緣層9(請參閱圖6至10)，例如，一個硅氧化物層。
B)以與SOI襯底(點(A))完全相同的方式制造GeOI襯底(“絕緣體上的鍺”)，不同之處在于使用單晶體鍺晶圓作為施主晶圓1。
C)通過使用作為由碳化硅組成的單晶體晶圓的施主晶圓1來制造在任何所希望的襯底上的碳化硅層。
D)通過使用作為硅晶圓的施主晶圓1來制造SGOI襯底(絕緣體上的硅-鍺)，所述硅晶圓至少在一個表面上承載有成分為SixGe1-x(0＜x＜1)的單晶體硅-鍺層。載體晶圓2可以是由電絕緣材料組成的晶圓或半導體晶圓，例如，多晶體或最好為單晶體晶圓，該半導體晶圓在其表面上承載有一層電絕緣層9(圖6至10)，例如，氧化硅層。在執行了本發明的工藝的步驟a)至d)之后，另外可以在SGOI襯底上沉積薄的、應變的硅層。
E)為制造sSOI襯底(絕緣體上的應變硅)，首先在硅晶圓上沉積成分為SixGe1-x(0＜x＜1)的、單晶的、無應力的硅-鍺層。然后，在硅-鍺層上沉積薄的、應變的硅層，隨后在步驟a)中通過光刻以及溝槽蝕刻或陽極蝕刻在應變硅層中產生凹穴3。在步驟b)中，將以這種方式制備的施主晶圓1與載體晶圓2的電絕緣層9(例如，硅晶圓的氧化的表面)結合。然后對結合的晶圓施以本發明的工藝的c)及d)步驟。
實施例1本實施例涉及圖6至10。通過根據現有技術的光刻和離子束蝕刻在硅晶圓1的表面中產生具有圓形截面的周期性規則的凹穴3。凹穴的深度為3.5μm，其直徑為0.4μm以及凹穴中心間的距離為0.8μm。在另一個步驟中，將設有凹穴的硅表面與承載有氧化硅層9的硅晶圓2相結合(粘合)，為此目的使用商業上可獲得的粘合器。在最高1100℃的溫度下對已經相互結合的晶圓進行熱處理，持續共計10小時。氬環境中、在0.1Mpa的壓力下執行熱處理。該熱處理一方面增加兩個晶圓之間的結合強度，另一方面導致凹穴3在與硅晶圓2上的氧化硅層9的界面4直接封閉，形成薄單晶體硅層7。隨著熱處理繼續進行，新形成的空穴6熔合在一起，從而在新形成的硅層8與原先設有凹穴的硅晶圓的剩余部分5之間形成連續的空穴。然后薄單晶體硅層8僅僅與氧化物層9結合。
實施例2通過根據現有技術的光刻和離子束蝕刻在涂敷有硅-鍺(硅-鍺層的厚度約為4μm)的常規硅晶圓的表面上來產生具有圓形截面的周期性規則的凹穴。凹穴的深度為3.5μm，其直徑為0.4μm以及凹穴中心間的距離為0.8μm。在另一步驟中，將已經設有凹穴的硅-鍺表面與具有氧化表面的硅晶圓結合(粘合)。為此目的使用商業上可獲得的粘合器。然后在最高1100℃的溫度下對已經相互結合的一對晶圓施進行熱處理，持續共計10小時。壓力為0.1Mpa，并且所選環境氣體是氬。該熱處理一方面增加兩個晶圓之間的結合強度，另一方面導致凹穴在與氧化的硅晶圓的界面處直接封閉，形成薄單晶體硅-鍺層。隨著熱處理繼續進行，新形成的空穴熔合在一起，從而在新形成的硅-鍺層與原先設有凹穴的硅晶圓之間形成連續的空穴。然后薄單晶體硅-鍺層僅僅與氧化物層結合，形成SGOI襯底。
實施例3首先，在涂敷有松弛的硅-鍺層的硅晶圓上沉積應變硅層。根據現有技術在應變硅層的表面內通過光刻和離子束蝕刻來產生具有圓形截面的周期性規則的凹穴。凹穴的深度為3.5μm，其直徑為0.4μm以及凹穴中心間的距離為0.8μm。在另一步驟中，將設有凹穴的應變硅表面與具有氧化表面的硅晶圓結合(粘合)。為此目的使用商業上可獲得的粘合器。在最高1100℃的溫度下對已經相互結合的一對晶圓進行熱處理，持續共計10小時。壓力為0.1Mpa，并且所選環境氣體是氬。該熱處理一方面增加兩個晶圓之間的結合強度，另一方面導致凹穴在與氧化的硅晶圓的界面處直接封閉，形成薄單晶體應變硅層。隨著熱處理繼續進行，從凹穴形成的空穴熔合在一起，從而在新形成的硅層與原先設有凹穴的應變硅層之間形成連續的空穴。現在，薄單晶體應變硅層僅僅與氧化層結合，形成sSOI襯底。
權利要求
1.一種制造半導體襯底的工藝，該半導體襯底包括載體晶圓(2)和在所述載體晶圓(2)一側上的單晶體半導體材料層(8)，該工藝包括依照順序給出的如下步驟a)在由所述單晶體半導體材料制成的施主晶圓(1)的表面產生含有凹穴(3)的層，b)將含有凹穴(3)的所述施主晶圓(1)的所述層與所述載體晶圓(2)結合，c)進行熱處理以封閉所述載體晶圓(2)與所述施主晶圓(1)之間界面(4)處的所述凹穴(3)，從而在所述施主晶圓(1)內形成空穴(6)層，以及d)沿著所述空穴(6)層分離所述施主晶圓(1)，從而在所述載體晶圓(2)上保留的是由所述半導體材料所組成的層(8)。
2.如權利要求1所述的工藝，其中通過熱處理執行步驟d)中的所述施主晶圓(1)的所述分離，在此期間所述空穴(6)相互結合起來并將所述薄單晶體層(7，8)與所述施主晶圓的剩余部分(5)分開。
3.如權利要求2所述的工藝，其中步驟c)和d)結合起來執行作為單一連續的熱處理。
4.如權利要求3所述的工藝，其中步驟c)和d)中的所述熱處理的條件是相同的。
5.如權利要求1至4其中一項所述的工藝，其中在步驟b)之前，將無定形或多晶體層涂敷在所述載體晶圓(2)的至少一側上，所述無定形或多晶體層是由含有至少一種與所述施體晶圓(1)的成分相同的成分的材料所組成的。
6.如權利要求5所述的工藝，其中所述無定形或多晶體層的成分與所述施主晶圓(1)的成分相同。
7.一種半導體襯底，包括載體晶圓(2)和由單晶體半導體材料組成的施主晶圓(1)，其中所述施主晶圓(1)經由其表面含有凹穴(3)的層與所述載體晶圓(2)結合。
8.如權利要求7所述的半導體襯底，其中所述施主晶圓(1)是硅晶圓、具有硅-鍺層的硅晶圓、具有硅-鍺層和應變硅層的硅晶圓、鍺晶圓或碳化硅晶圓。
9.如權利要求7或8所述的半導體襯底，其中所述載體晶圓(2)是具有氧化物層(9)的硅晶圓。
10.一種半導體襯底，包括載體晶圓(2)和由單晶體半導體材料組成的層(8)，其中所述層(8)的厚度為100nm或更薄，層厚度的均勻度為5％或更低以及HF缺陷密度為0.02/cm2或更低。
11.如權利要求10所述的半導體襯底，其中所述層(8)是由硅、應變硅、硅-鍺、鍺或碳化硅所組成的。
12.如權利要求10或11所述的半導體襯底，其中所述載體晶圓(2)是具有氧化物層(9)的硅晶圓。
13.如權利要求10至12其中一項所述的半導體襯底，其中由單晶體半導體材料組成的所述層(8)的厚度為80nm或更薄。
14.如權利要求13所述的半導體襯底，其中由單晶體半導體材料組成的所述層(8)的厚度為50nm或更薄。
15.如權利要求14所述的半導體襯底，其中由單晶體半導體材料組成的所述層(8)的厚度為20nm或更薄。
全文摘要
本發明涉及一種制造半導體襯底的工藝，該半導體襯底包括載體晶圓(2)和該載體晶圓(2)一側上的單晶體半導體材料層(8)，該工藝包括依照順序給出的下列步驟在由所述單晶體半導體材料制成的施主晶圓(1)的表面產生含有凹穴(3)的層；將含有凹穴(3)的所述施主晶圓(1)的所述層與所述載體晶圓(2)結合；進行熱處理以封閉所述載體晶圓(2)與所述施主晶圓(1)之間界面(4)處的所述凹穴(3)，從而在所述施主晶圓(1)內形成空穴(6)層；以及沿著所述空穴(6)層分離所述施主晶圓(1)，從而在所述載體晶圓(2)上保留的是由所述半導體材料所組成的層(8)。
文檔編號H01L21/762GK1716577SQ20051007911
公開日2006年1月4日 申請日期2005年6月24日 優先權日2004年6月24日
發明者迪爾克·丹特茲, 安德烈亞斯·許貝爾, 賴因霍爾德·沃利施, 布里安·默菲 申請人:硅電子股份公司