專利名稱：使用硅鍺制造半導體結構的方法
技術領域：
本發明涉及半導體器件，尤其涉及使用硅鍺的半導體器件。
技術背景到目前為止，硅是用于制造集成電路的最普通的半導體材料，其 益處是眾所周知的。近年來，有鍺存在的硅的益處變得更相關并被追 求。困難之一是形成高質量硅鍺晶體的能力，也就是說形成高質量單 晶的能力，尤其在要求的鍺濃度下。高質量硅單晶結構是容易得到的， 并且比硅鍺結構甚至低濃度鍺的硅鍺結構廉價得多，所以對硅鍺來說竟爭是困難的。但是即使從技術角度來說，在鍺的濃度超過10%時是難以外延生 長單晶硅鍺的。因此要在30。/。的范圍內達到更合乎需要的濃度，要求 有特殊的后處理。 一個例子是氧化10%硅鍺材料，這具有耗盡硅的效 果，并使未使用的鍺擴散到硅鍺層的剩余部分并因此增加鍺的濃度。 這種方法是昂貴的因為它要求生長相對厚的硅鍺層，生長時既費時又 費錢。因此，需要一種既高質量又有成本效率的單晶硅鍺的成型方法。
本發明通過例子作了圖解說明，但不局限于附圖，其中相同的附 圖標記表示相同的元件，其中圖l是根據本發明第一實施例的第一處理階段的半導體結構的截面圖；圖2是圖1的半導體結構下一處理階段的截面圖； 圖3是圖2的半導體結構下一處理階段的截面圖； 圖4是圖3的半導體結構下一處理階段的截面圖； 圖5是圖4的半導體結構下一處理階段的截面圖； 圖6是圖5的半導體結構下一處理階段的截面圖； 圖7是圖6的半導體結構下一處理階段的截面圖； 圖8是圖7的半導體結構下一處理階段的截面圖； 圖9是圖8的半導體結構下一處理階段的截面圖； 圖IO是圖9的半導體結構下一處理階段的截面圖； 本領域技術人員應當理解，附圖中的元件是簡單明了的描繪的， 沒有必要按比例描繪。例如，附圖中一些元件的尺寸相對于其他元件 來說可能是夸大的，這有助于增進對本發明實施例的理解。
具體實施方式
一方面，以單晶硅層為起點用硅鍺獲得有源半導體。在硅層上形 成相對便宜的硅鍺層。該層可以由淀積一個多晶的或無定形的層形成， 或者由向硅層中注入鍺形成。然后氧化該相對便宜的硅鍺層，這具有 將鍺擴散進入下面的單晶硅層的效果。這使在下面的單晶層成為硅鍺 層。單晶層的鍺濃度由相對便宜的硅鍺層的厚度和鍺濃度決定。這樣 就得到具有要求的鍺厚度的硅鍺半導體，它能夠被用作有源半導體， 或者能夠在其上外延生長應變硅層。通過參考附圖和以下描述可以更 好的理解上述內容。圖1示出了一種半導體結構10，包括硅半導體層12，半導體 層12上的埋入氧化物14，溝槽隔離區16，溝槽隔離區18，溝槽隔離 區20,溝槽隔離區22,溝槽隔離區16和18之間的有源區24，溝槽 隔離區18和20之間的有源區26，溝槽隔離區20和22之間的有源區 28。有源區24-28是單晶硅。溝槽隔離區16-22是絕緣體例如氧化物。 在這個處理階段，溝槽隔離區16-22從埋入氧化物14延伸到半導體結 構10的表面。同樣地，如圖1所示，有源區24-28從埋入氧化物14 延伸到半導體結構10的表面。這種結構通過眾所周知的絕緣體上半導 體(SOI)技術很容易地得到。
圖2示出了在全部有源區28之上并延伸到溝槽隔離區20和22 的一部分之上形成了掩模30的半導體結構10。掩模30的定位導致有 源區24和26被暴露。它優選由氮化物形成，但是其它材料可能也是 有效的。掩模不要求非常精確，并且容易地與溝槽隔離區20和22對 準。它可以如此形成沉淀一層氮化物，沉淀一層光致抗蝕劑，使光 致抗蝕劑形成圖案，然后按照光致抗蝕劑上的圖案蝕刻氮化物以留下 掩模30。圖3示出了在淀積一層硅鍺層32之后的半導體結構10。它是覆 蓋淀積，不必形成圖案。層32可以淀積為無定形的或多晶的，兩者都 比形成外延生長單晶硅鍺廉價。此外，溝槽隔離區16-22在淀積硅鍺 層32之前形成。圖4示出了圖3的硅鍺層32氧化之后的氧化物層34和有源區36 和38。氧化步驟使硅鍺層32轉化為含硅并可除去的氧化物層34，并 使鍺擴散到有源區24和26中分別形成硅鍺有源區36和38。有源區 24和26因此變為富含鍺的硅區。由于有掩模30，有源區28仍然僅保 持為硅。因為有源區24和26的厚度為700埃，硅鍺層32的有效厚度 在約30%鍺時為約500埃。有源區36和38的最終厚度為約500埃。 在這種條件下，有源區36和38中鍺的最終濃度是約30%。也可以應 用其他比率的厚度和鍺濃度從而在有源區36和38中獲得30%的鍺濃 度。并且，有源區36和38可以按需要具有稍微不同的鍺濃度。有源 區36和38的鍺濃度的期望范圍甚至可以為15-50%。在此例中，有源 區36和38的厚度比有源區24和26小。這個減少的數值由氧化步驟 進行多久所決定，必須也是在對鍺濃度的最終計算中考慮的。該最終 濃度為硅鍺層的厚度與最后的有源區厚度之比再乘以硅鍺層的鍺濃 度。由于最初的硅結構，有源區36和38有些壓縮。由于鍺在晶格中 替換硅，整個晶體結構變得更加壓縮。在有源區36和38頂部氧化期 間，升高的溫度引起部分弛豫。因此從原始硅結構就有弛豫，但晶體 本身由于包括鍺因而是處于壓縮條件下的。弛豫相對容易獲得，因為
硅有源區24和26是由溝槽隔離區16、 18和20的氧化物圍繞的。壓 縮對P溝道晶體管的性能是有益的。圖5示出了除去氧化物層34之后的半導體結構10。有源區36 和38被暴露了。任選地，在區36和38之上形成薄的氧化物層可能是 所希望的。圖6示出了在有源區36之上形成掩模40之后的半導體結構10。 在這個例子中，掩模30顯示為沒有被除去。 一種備選方案是在形成掩 模40時除去掩模30并重整有源區28上的掩模。可以用與形成掩模 30的方法相同的方法來形成掩模40。結果是有源區38被暴露。圖7示出了在有源區38上外延生長單晶硅層42后的半導體結構 10。由于原始硅結構至少有些弛豫，有源區38引起對硅層42的張應 力，并因此引起硅層42的應變。對于N溝道晶體管的性能來說，硅 層42的應變是所希望的。應變的量約為1%。形成硅層42之后，執 行P型注入。在執行注入之前在有源硅層42之上形成薄的氧化物層 也許是有益的。注入將對之后的N溝道晶體管的形成提供本底摻雜。圖8示出了除去掩模40并形成掩模44之后的半導體結構10。掩 模44覆蓋了有源區38和28以及也為有源區的硅層42。這導致有源 區36由于注入而被暴露。掩模44可以是全新的掩模，或者可以是新 掩模和掩模30的組合。該掩模可以用與形成掩模30和40的方法相同 的方法形成。注入物為N型，將對之后的P溝道晶體管的形成提供本 底摻雜。有源區處于至少一部分壓應力之下，這對于P溝道的性能是 有利的。圖9示出了除去掩模44并在有源區36和38以及硅層42之上形 成掩模46之后的半導體10。有源區28被暴露，其為傳統的單晶硅。 有源區28可以用來制造最常用類型的晶體管。因此，普通類型晶體管 批量生產的益處在半導體結構10中也是可獲得的。圖IO示出了分別在有源區36、 38和28內和上形成晶體管48、 50和52之后的半導體結構10。晶體管50同時也形成在硅層42內。 晶體管48為P溝道，具有在有源區36之上的柵極54、在有源區36
和柵極54之間的柵極電介質、有源區36中的第一源極/漏極58、有源 區36中與第一源極/漏極58分開的第二源極/漏極60、和圍繞柵極54 的側壁間隔物56。源極/漏極58和60為P型。晶體管50為N溝道， 具有在有源區38和硅層42之上的柵極62、在柵極62和硅層42之間 的柵極電介質66、在層42和有源區38中的源極/漏極68、在有源區 38和硅層42中與源極/漏極區68分開的源極/漏極70、圍繞柵極62 的側壁間隔物64。源極/漏極68和70為N型。晶體管52可以是N溝 道或者P溝道，具有在有源區28之上的柵極72、在柵極72和有源區 28之間的柵極電介質76、在有源區28中的源極/漏極區78、在有源區 28中的源極/漏極80、和圍繞柵極72的側壁間隔物74。源極/漏極78 和80可以是P型或N型。晶體管52證明傳統的N和P溝道晶體管 可以相對簡單地集成到所述的方法中。通過上文的詳細說明，本發明已經針對特殊的實施例進行了描 述。然而，本領域普通技術人員應當理解，不脫離如下面的權利要求 書所述的本發明的范圍，可以做出多樣的修改和變化。例如，不同于 鍺和硅的半導體材料可以用于這種方法以達到這種結果。因此，說明 書和附圖應被視為一種例證性的說明，而不是對本發明保護范圍的限 制，諸如此類的修改都應包括在本發明的范圍之內。以上描述了特殊實施例的益處、其他優點和問題的解決方案。更 進一步的益處的一個例子是，由于在形成硅鍺有源區之前能形成溝槽 隔離區，在形成溝槽隔離區時不要求額外的改進，不像在硅鍺區形成 溝槽隔離時所要求的那樣。然而，在任一或全部權利要求中，這些益 處、優點、問題的解決方案，和可能引起任何益處、優點、或引起解 決方案存在或變得更明確的任何元件，不被認為是關鍵的、必要的或 基本的性質或元件。在這里，術語"包括"意味著覆蓋不唯一的內含物， 就是說，包括一系列元件的步驟、方法、物品或設備不僅僅包括那些 元件，還可能包括對這些步驟、方法、物品、或設備來說沒有明確地 列舉或非固有的其他元件。
權利要求
1. 一種方法，包括提供半導體襯底；在半導體襯底之上形成第一層，其中第一層選自由非晶態的含硅鍺層和多晶的含硅鍺層組成的組；和氧化第一層，其中氧化第一層使第一層轉化為含硅氧化物層并使 至少一部分半導體襯底轉化為富鍺半導體層。
2. 如權利要求1的方法，其中半導體襯底包括位于半導體層之下 的埋入氧化物層，在第一層氧化時，所述半導體襯底的半導體層轉化 為富鍺半導體層。
3. 如權利要求1的方法，其中半導體襯底包括硅層且所述至少一 部分半導體襯底包括硅層，在第一層氧化時，所述半導體襯底的硅層變為富含鍺的硅層。
4. 如權利要求1的方法，其中氧化第一層將整個第一層轉化為含 硅氧化物層。
5. 如權利要求1的方法，進一步包括除去所述含硅氧化物層。
6. 如權利要求1的方法，其中富鍺半導體層含有約15-50%范圍 內的鍺。
7. 如權利要求1的方法，其中形成第一層的步驟包括覆蓋淀積第一層。
8. 如權利要求1的方法，其中形成第一層的步驟包括將鍺注入半 導體襯底的頂部，使頂部轉化為非晶的硅鍺層。
9. 如權利要求1的方法，其中半導體村底包括第一隔離區和第二 隔離區，在第一和第二隔離區之間形成富含鍺的硅層。
10. 如權利要求1的方法，進一步包括在形成第一層之前在半導 體襯底之上形成圖案掩模層，所述富含鍺的硅層形成于半導體襯底被 圖案掩模層暴露的部分中。
11. 如權利要求1的方法，進一步包括形成晶體管，該晶體管具 有在所述富鍺半導體層之上的柵極電介質，在柵極電介質之上的柵極， 在所述富鍺半導體層中的在柵極下面的溝道，和與溝道橫向分開的源 極/漏極區。
12. 如權利要求1的方法，進一步包括 在所述富鍺半導體層之上形成半導體層；和形成晶體管，該晶體管具有在所述富鍺半導體層之上的柵極電介 質，在柵極電介質上的柵極，在所述半導體層中的在柵極下面的溝道， 和與溝道橫向分開的源極/漏極區。
13. —種方法，包括提供包括硅層的半導體襯底；在所述半導體襯底的硅層上形成硅鍺層，其中硅鍺層為無定形的 或多晶的；氧化硅鍺層，使硅鍺層轉化為二氧化硅并使至少一部分硅層轉化 為富含鍺的硅。
14. 如權利要求13的方法，其中形成硅鍺層的步驟包括覆蓋淀積 硅鍺層。
15. 如權利要求13的方法，其中形成第一層的步驟包括將鍺注入 半導體襯底的硅層頂部。
16. 如權利要求13的方法，進一步包括，在氧化硅鍺層后，除去 轉化了的硅鍺層。
17. 如權利要求13的方法，進一步包括在硅層中形成隔離區，其中位于隔離區之間的硅層的有源部分被 轉化為富含鍺的硅。
18. 如權利要求13的方法，進一步包括在形成硅鍺層之前，形成上覆硅層的圖案掩模層，其中硅層被圖 案掩模層暴露的部分轉化為富含鍺的硅。
19. 如權利要求13的方法，進一步包括形成晶體管，該晶體管具 有在富含鍺的硅之上的柵極電介質，在柵極電介質之上的柵極，在富 含鍺的硅中的在柵極下面的溝道，和與溝道橫向分開的源極/漏極區。
20. 如權利要求13的方法，進一步包括 在富含鍺的硅之上形成半導體層；形成晶體管，該晶體管具有在半導體層之上的柵極電介質，在柵 極電介質之上的柵極，在半導體層中的在柵極下面的溝道，和與溝道 橫向分開的源極/漏極區。
21. 如權利要求13的方法，其中半導體襯底進一步包括在硅層下 面的埋入氧化物層。
22. —種方法，包括 提供半導體襯底；形成上覆半導體襯底的第一層，其中第一層包括具有第一物質和 第二物質的化合物，第一層為無定形的或多晶的；將第一層轉化為包括第一物質的可除去的層，其中將第一層轉化 為可除去的層驅使第二物質進入下面的半導體村底中。
23. 如權利要求21的方法，進一步包括，在將第一層轉化為可除 去的層后，除去該可除去的層。
24. 如權利要求21的方法，進一步包括在半導體襯底中形成隔 離區，在第一層被轉化為可除去的層的期間，第二物質被驅入位于隔 離區之間的半導體襯底的有源部分。
25. 如權利要求21的方法，進一步包括在形成第一層之前，形 成上覆半導體襯底的圖案掩模層，在第一層被轉化為可除去的層的期 間，第二物質被驅入半導體襯底被圖案掩模層暴露的部分。
26. 如權利要求21的方法，進一步包括在第一層被轉化之后， 形成晶體管，該晶體管具有在半導體村底之上的柵極電介質，在柵極 電介質之上的柵極，在柵極電介質下面的溝道，和與溝道橫向分開的 源極/漏極區。
全文摘要
提供一種具有硅層(24，26，28)的半導體襯底。在一個實施例中，襯底是硅層(24，26，28)下面具有氧化物層(14)的絕緣體上硅(SOI)襯底(12，14，24，26，28)。在硅層(24，26，28)上形成無定形的或多晶的硅鍺層(32)。或者將鍺注入到硅層(24，26，28)的頂部形成非晶態的硅鍺層(32)。然后將硅鍺層(32)氧化，使硅鍺層轉化成二氧化硅層(34)，并使至少一部分硅層(24，26，28)轉化成富含鍺的硅(36，38)。然后在用富含鍺的硅形成晶體管(48，50，52)之前除去二氧化硅層(34)。在一個實施例中，在硅層(28)之上、硅鍺層(32)之下用圖案掩模層有選擇地形成富含鍺的硅(36，38)。或者，隔離區可用于限定襯底的局部區域，在襯底的局部區域中形成富含鍺的硅。
文檔編號H01L27/12GK101147243SQ200580011654
公開日2008年3月19日 申請日期2005年4月5日 優先權日2004年4月30日
發明者亞歷山大·L.·巴爾, 特德·R.·懷特, 馬瑞斯·K.·奧羅斯基, 馬里亞姆·G.·撒達卡 申請人:飛思卡爾半導體公司