專利名稱：通孔的形成方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種通孔的形成方法。
背景技術：
隨著集成電路的制作向超大規模集成電路(ULSI)發展，其內部的 電路密度越來越大，所含元件數量不斷增加，使得晶片的表面無法提供 足夠的面積來制作所需的互連線(Interconnect)。為了配合元件縮小后 所增加的互連線需求，利用通孔實現的兩層以上的多層金屬互連線的設 計，成為超大規模集成電膝忮術所必須采用的方法。
傳統的金屬互連是由鋁金屬制作實現的，但隨著集成電路芯片中器 件特征尺寸的不斷縮小，金屬連線中的電流密度不斷增大，響應時間不 斷縮短，傳統鋁互連線已達到工藝極限。當工藝尺寸小于130nm以后，傳 統的鋁互連線技術已逐漸被銅互連線技術所取代。與鋁金屬相比，銅金 屬的電阻率更低、電遷移壽命更長，利用銅工藝制作金屬互連線可以降 低互連線的RC延遲、改善電遷移等引起的可靠性問題。但是，采用銅工 藝制作互連線也存在兩個問題 一是銅的擴散速度較快，二是銅的刻蝕 困難，因此，其所適用的工藝制作方法與鋁工藝完全不同。
圖l為說明現有的銅金屬互連線制作方法的器件剖面示意圖，如圖l 所示，銅金屬互連線通常是利用大馬士革的方法形成，首先，在襯底101 上形成第一銅金屬層102，然后，在該金屬層102上沉積層間介電層1(B; 接著，在該層間介電層103上光刻出通孔圖案，并刻蝕形成通孔；再接著， 為使填充的銅金屬與通孔側壁的介電層粘附性良好，同時，防止銅金屬 向介電層內擴散，在填充金屬前先沉積一層粘附層104，該粘附層通常可 由Ta/TaN組合物形成。然后，在通孔內形成銅的晶種層，再利用電鍍的 方法在通孔內填充銅金屬105，并形成第二金屬層。該種金屬互連結構可
以實現不同金屬層之間的電連通，其形成質量對于電路的性能影響很大，
直接會影響到電路的電特性、RC延遲、工作速度等多個性能參數。
影響多層金屬互連線形成質量的重要因素之一是應力，在金屬線上
往往存在著應力梯度由于金屬與介電材料的熱膨脹系數差異相當大， 當多層金屬互連線結構所處的環境的溫度產生較大的變化時，金屬互連 線與層間介電層所受到的熱應力差異也會較大，結果使得多層金屬互連 線結構內產生所謂的應力遷移，導致元件的使用壽命變短。
為解決這一應力遷移現象引起的金屬互連線結構形成質量變差的問 題，申請號為200420118360.3的中國專利申請公開了 一種降低應力遷移的 多層金屬互連線的布局，其在金屬層上設置介電溝槽，避免了因熱應力 而導致的在通孔內的介電層與金屬層之間產生裂縫，甚至造成電路斷路 的問題，提高了產品的可靠性。
但是，除上述因金屬與介電材料熱膨脹系數不同引起的應力外，還 有其他原因會在金屬互連線上產生應力制作層間的金屬內連線時，在 通孔的底部形成的粘附層表現為壓應力，而填充的金屬表現為張應力， 這就使得在上、下兩層金屬相連的粘附層處具有較大的應力。因此，在 高溫下，銅金屬內的晶格缺陷會向應力小的地方遷移，結果導致位于通 孔下方的兩層金屬的交接處的金屬出現了空洞(SIV， Stress induced void),這一SIV的出現會導致金屬互連結構在高溫下的熱穩定性及可靠 性下降，壽命縮短。
圖2為說明現有的銅金屬互連線在高溫處理后的器件剖面示意圖， 如圖2所示，經過高溫處理后，在通孔的底部一一上、下兩層銅金屬的 交界處，產生了空洞201,該SIV的出現，會導致兩層金屬連接間的接 觸電阻值上升，表現為金屬互連線的熱穩定性和可靠性較差，壽命較短。
發明內容
本發明提供一種通孔的形成方法，該方法改善了上、下兩層金屬間
的連接質量，可以提高金屬互連線結構的熱穩定性和可靠性。
本發明提供的一種通孔的形成方法，包括步驟 提供表面具有第 一金屬層的襯底；
在所述襯底上沉積介電層，并在所述介電層上形成通孔開口，且所
述通孔開口的底部與所述第一金屬層相連；
在所述介電層上和所述通孔開口的側壁及底部沉積具有第一厚度 的粘附層；
利用等離子體轟擊去除所述通孔開口底部的粘附層； 沉積具有第二厚度的粘附層，且所述第二厚度小于所述第 一厚度； 在所述介電層上和通孔開口內形成第二金屬層。 其中，所述第一厚度在100至300A之間，所述第二厚度在30至 80 A之間。
其中，所述粘附層由物理氣相沉積方法形成。 其中，所述第一、第二金屬層為銅金屬，所述粘附層為Ta/TaN。 另外，在沉積具有第二厚度的粘附層后，填充金屬前，還可以包括 步驟
利用物理氣相沉積方法生長一層晶種層。
本發明具有相同或相應技術特征的另 一種通孔的形成方法，包括步
驟
提供襯底，所述襯底表面具有第一金屬層和第二金屬層，且所述第 一和第二金屬層之間由第 一介電層相隔離；
在所述襯底上沉積第二介電層，并在所述第二介電層上形成通孔開 口 ，且所述通孔開口的底部與所述第二金屬層相連；
在所述第二介電層上和所述通孔開口的側壁及底部沉積具有第一 厚度的粘附層；
利用等離子體轟擊去除所述通孔開口底部的粘附層；
沉積具有第二厚度的粘附層，且所述第二厚度小于所述第一厚度；
在所述第二介電層上和通孔開口內形成第三金屬層。
其中，所述第一介電層和第二介電層分別由黑鉆石和未摻雜的二氧 化硅形成。
其中，所述第一厚度在100至300A之間，所述第二厚度在10至 50A之間。
其中，所述第一、第二金屬層為銅金屬，所述粘附層為Ta/TaN。 此外，在沉積具有第二厚度的粘附層后，填充金屬前，還可以包括 步驟
利用物理氣相沉積方法生長一層晶種層。 與現有技術相比，本發明具有以下優點
本發明的通孔的形成方法，通過減薄通孔底部的粘附層厚度，有效 降低了兩層金屬間的應力，使得高溫處理后，在通孔底部，兩層金屬相 接之處不產生或僅產生少量的SIV，改善了多層金屬互連線結構的熱穩 定性，可靠性，延長了其使用壽命。
圖1為說明現有的銅金屬互連線制作方法的器件剖面示意圖； 圖2為說明現有的銅金屬互連線在高溫處理后的器件剖面示意圖； 圖3為SM測試結構的示意圖4A至4E為說明本發明第一實施例的通孔形成方法的器件剖面
圖5為說明本發明第一實施例的通孔形成方法的流程圖6為兩層層間介電層之間的應力隨溫度變化的曲線
圖7A至7E為說明本發明第二實施例的通孔形成方法的器件剖面
圖8為說明本發明第二實施例的通孔形成方法的流程圖。
具體實施例方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附 圖對本發明的具體實施方式
做詳細的說明。
本發明的處理方法可^^皮廣泛地應用到許多應用中，并且可利用許多適 當的材料制作，下面是通過較佳的實施例來加以說明，當然本發明并不 局限于該具體實施例，本領域內的普通技術人員所熟知的一般的替換無 疑地涵蓋在本發明的保護范圍內。
其次，本發明利用示意圖進行了詳細描述，在詳述本發明實施例時， 為了便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，不 應以此作為對本發明的限定，此外，在實際的制作中，應包含長度、寬 度及深度的三維空間尺寸。
現代半導體器件制作中，需要制作大量的通孔，以實現多層金屬間 的互連，該多層金屬的互連質量對電路的整體性能至關重要。為確保多 層金屬互連線結構的形成質量，在半導體制造業中通常會采用應力遷移
(SM， Stress Migration)測試方法對其進行檢測。所謂SM測試方法是 將待測多層金屬互連線結構置于一個恒定高溫的環境下，并記錄該金屬 互連線結構在不同時間下的電阻值變化，通過測試得到的高溫處理前后 電阻值的變化，可以得知多層金屬互連線結構中的應力遷移變化，從而 判斷該金屬層的形成質量是否能夠滿足要求。
圖3為SM測試結構的示意圖，器件制作時，可以同時在襯底上形 成SM測試結構，對其的測試結果可以反映正式器件中對應結構的形成 質量。如圖3所示，該SM測試結構是由上、下金屬層301、 302及其 之間的通孔組成，SM測試時可采用兩探針法或四探針法，在上、下層 金屬上分別加上正、負電壓，以測試其電阻值，該SM測試結果可以反
映器件中金屬互連線結構的形成質量。
通常SM測試的最低要求為在150至200°C的溫度下，烘烤1000 小時，電阻值的變化小于20%，為確保產品的質量，生產中通常要求這 一變化至少小于10%，且越小越好。SM測試的電阻包括兩部分 一是 上、下金屬層間的接觸電阻，二是單層金屬層內的方塊電阻，前者的阻 值要比后者大得多，對SM測試結果的影響也更為明顯。對圖l所示的 金屬互連線結構進行SM測試，其在加溫前、后的電阻值變化率大約在 10%左右，對生產而言，還是希望能進一步降低這一電阻變化率，以提 高金屬互連線的可靠性及壽命。分析高溫處理前后，這一較高電阻變化 率出現的原因，應該是由于在高溫處理后，在其通孔的底部出現了如圖 2所示的SIV空洞所引起的，因此，要改善這一測試結果，就要先減少 或消除在通孔底部出現的圖2中所示的SIV。
本發明公開了 一種通孔的形成方法，對通孔的形成方法進行了改 進，有效減少了通孔底部出現SIV的數量。圖4A至4E為說明本發明 第一實施例的通孔形成方法的器件剖面圖，圖5為說明本發明第一實施 例的通孔形成方法的流程圖，下面結合圖4A至4E和圖5對本發明的 第 一實施例進行詳細介紹。
圖4A為形成通孔開口后的器件剖面圖，如圖4A所示，制作通孔 時，先提供表面具有第一金屬層102的襯底101 ( S501 )，該金屬層102 通常為銅；接著，在該襯底上沉積一層層間介電層103,該介電層通常 是由化學氣相沉積方法形成的未摻雜的氧化硅(USG )或黑鉆石(BD ), 其中，BD的K值較低，但機械強度較差，吸水性強， 一般用于位于中 間的多層金屬結構中的層間隔離。
形成層間介電層103后，再對其進行光刻、刻蝕，形成通孔開口 110 (S502)，其中，通孔開口 IIO的底部與第一金屬層102相連。
接著，在介電層103上和所述通孔開口 110的側壁及底部沉積一層
具有第一厚度的粘附層(S503 )。圖4B為形成粘附層后的器件剖面圖， 如圖4B所示，為了防止通孔內填充的銅金屬向介電層擴散，同時也為 了提高銅金屬與介電層間的粘附性，在填充銅金屬之前，先要在通孔內 沉積一層粘附層104。該粘附層通常可以由Ta/TaN組合物形成，其第一 厚度大約在100至300A之間，如果過薄，不能起到阻擋銅擴散、增強 粘附性的作用，如果太厚，則可能會導致通孔電阻升高。該粘附層的形 成通常是利用物理氣相沉積方法(PVD， Physical Vapor Deposition )實 現。在沉積該粘附層之前，也可以增加一步預清潔步驟，該步驟是利用 氫或氬等離子體對襯底進行處理，以去除曝露的第一金屬層102表面的 氧化銅，提高接觸質量。該預清潔步驟可以在生長粘附層的物理氣相沉 積室中在位完成。
本步粘附層形成后，通孔底部的粘附層104的厚度較大，這會大大 增加通孔的接觸電阻，對互連線結構的電性能不利。另外，底部粘附層 較厚還會導致兩層金屬間的應力較大，這樣，在經過高溫處理后，在兩 層金屬連接處(通孔底部粘附層附近)的銅金屬會出現SIV,因此，在 SM測試時，會出現電阻升高較多的情況。為避免上述情況的發生，希 望能去除或減薄位于通孔底部的粘附層，同時，為了確保通孔側壁粘附 層的粘附與阻擋作用，要保持或加大側壁處的粘附層厚度。為實現這一 目的，在形成粘附層后，對其又進行了反濺射(re-sputter)處理。
圖4C為進行反濺射處理后的器件剖面圖，在形成粘附層后，利用 等離子體轟擊對其進行反濺射處理以去除位于通孔開口底部的粘附層 (S504)，該步等離子體轟擊也可以在同一PVD設備中進行，所用等離 子體通常為氬等離子體。如圖4C所示，在反濺射處理后，粘附層進行 了重新分布，形成了具有新的形貌的粘附層401:通孔底部的粘附層被 打至通孔的側壁上，露出了與通孔底部相連的下層的第一金屬層102, 同時，因底部的粘附層被打到側壁上，側壁的某些位置處的粘附層會變 厚，提高了粘附、阻擋的效果。但是，在這一處理過程中，側壁上的部分位置處的粘附層也會被打 去，變薄，結果不能保證其對銅金屬的阻擋和粘附效果。為了修復通孔 側壁上被部分去除或減薄的粘附層，后面還要再沉積一薄層粘附層。
圖4D為修復粘附層后的器件剖面圖，如圖4D所示，為修補通孔 側壁被破壞的粘附層，在反濺射處理后再在位進行一次極短時間的修復 過程(flash time )，沉積具有第二厚度的粘附層(S505 )。因為在S504 的反濺射處理過程中，通孔底部的粘附層已經被去除了，因此，實際上 決定最終形成的通孔底部的粘附層厚度的是本步的所沉積的粘附層的 厚度，即第二厚度。如果對本步修復時粘附層的厚度進行嚴格控制，可 以達到減小上、下兩層金屬間的應力的目的，有效緩解通孔底部在高溫 處理后出現SIV的問題。為此，本實施例中，本步的沉積的第二厚度要 遠遠小于在S503中的粘附層的第一厚度，可以設置在30至80A之間， 如50A,既可以達到修復通孔側壁的目的，也可以僅在通孔底部形成很 薄的粘附層，減小兩層金屬接觸處的應力。要控制沉積厚度，可以通過 減小反應氣體流量、腔室壓強等方法來實現，但最簡單的方法還是通過 對沉積時間的控制來實現。本步中對沉積時間的控制很嚴格， 一般不要 超過15秒的時間，較優的沉積時間為5至10秒，如8秒。如圖4D所 示，本步修復步驟完成后，形成了具有新形貌的修復后粘附層402,該 粘附層在位于通孔側壁處較厚，在位于通孔底部則很薄，可以在確保粘 附和阻擋效果的情況下，減小金屬互連結構的應力，因此，對其進行高溫處理后，在通孔底部附近出現的SIV會明顯減少，甚至消除。
然后，可以進入第二金屬層的形成過程，由于第二金屬層為銅材料， 其是利用化學電鍍的方法形成的，因此，在電鍍前，需要先在村底表面 形成銅晶種層。本實施例中，在對粘附層進行修復后，還在同一 PVD 設備中進行了銅晶種層的生長，該層厚度大約在1500A左右，為電鍍形 成第二金屬層作好準備。
圖4E為形成第二金屬層后的器件剖面圖，如圖4E所示，利用化學 電鍍的方法在襯底表面形成第二金屬層(S506)，同時，通孔內也被該 第二金屬層填充，采用本發明的上述方法形成的位于通孔內的第二金屬 層105與其下層的第一金屬層102之間的粘附層402很薄，可以有效降 價該金屬互連結構的應力，提高其熱穩定性及可靠性。
形成第二金屬層105后，可以進行化學機械研磨，以去除位于層間 介電層103通孔上的銅和粘附層402,僅在通孔內保留下銅連線。至此， 連接上、下兩層的通孔形成。
上述本發明的第一實施例說明了如何通過減薄通孔底層的粘附層 厚度降低兩層金屬層間的應力，以提高金屬互連結構的熱穩定性。事實 上，除了兩層金屬與粘附層之間的應力會引起SIV的出現，當上、下兩 層層間介電層選材不同時，也會在層間產生較大的應力，同樣會在層間 兩金屬層的交界處形成SIV，導致金屬互連線結構性能的下降，圖6為 兩層層間介電層之間的應力隨溫度變化的曲線，如圖6所示，圖中橫坐 標表示的是加熱溫度的變化，縱坐標表示的是兩層介電層間應力隨溫度 的變化。其中，601為兩層層間介電層均為BD層的情況，602為兩層 分別為黑鉆石(BD)和未摻雜的氧化硅(USG)的情況，可以看到， 當兩層介電層材料不同時，兩層介質層間也會具有較大的應力，且該應 力會隨著溫度的升高而增大。這同樣會在兩層金屬層交界處引發空洞出
能有所改善，本發明的第二實施例就針對這種情況進行了說明。
圖7A至7E為說明本發明第二實施例的通孔形成方法的器件剖面 圖，下面結合圖7A至7E對本發明的第二實施例進行詳細說明。
圖7A為形成通孔開口后的器件剖面圖，如圖7A所示，本實施例 中所提供的襯底表面已形成了多層金屬互連結構，在襯底101上具有第 一金屬層102，第二金屬層105，且在第一和第二金屬層間由第一層間 介電層103隔離，并通過在第一層間介電層103內形成通孔實現了第一 和第二金屬層間的互連，該通孔可以采用與本發明的第一實施例中的形
成方法形成。本實施例中，位于第一、第二金屬層間的第一層間介電層
103選用的材料為BD，其K值較低，對降低電路RC延遲有利。
為了在第二金屬層上再制作第三金屬層，首先要在上述襯底的表面 沉積一層第二層間介電層701，該介電層位于金屬互連結構的頂層，為 了彌補BD的機械強度差、吸水強的問題，位于頂層的該第二層間介電 層701采用了由化學氣相沉積方法形成的未摻雜的氧化硅(USG)。其 與下層的第一層間介質層間會產生較大的應力。
形成該第二層間介電層701后，再對其進行光刻、刻蝕，形成通孔 開口 710,其中，通孔開口 710的底部與第二金屬層105相連。
接著，為了防止通孔內填充的銅金屬向介電層擴散，同時也為了提 高銅金屬與介電層間的粘附性，在填充銅金屬之前，先在第二介電層701 上和通孔開口 710的側壁及底部沉積一層具有第一厚度的粘附層702。 圖7B為形成粘附層后的器件剖面圖，如圖7B所示，該粘附層702由 Ta/TaN組合物形成，第一厚度大約在100至300A之間，如果過薄，不 能起到阻擋銅擴散、增強粘附性的作用，如果太厚，則可能會導致通孔 電阻升高。在沉積該粘附層702之前，也可以增加一步預清潔步驟，該 步驟是利用氫或氬等離子體對襯底進行處理，以去除曝露的第二金屬層 105表面的氧化銅，提高接觸質量。
形成粘附層后，通孔底部的粘附層702的厚度較大，為去除或減薄 位于通孔底部的粘附層，進行了反濺射(re-sputter)處理。
圖7C為進行反濺射處理后的器件剖面圖，如圖7C所示，在形成 粘附層后，利用等離子體轟擊對其進行反濺射處理以去除位于通孔開口 底部的粘附層，以實現通孔內粘附層的重新分布，重新分布后的粘附層 703的情況為通孔底部的粘附層被打至通孔的側壁上，露出了與通孔 底部相連的下層的第二金屬層105,同時，因底部的粘附層被打到側壁 上，側壁的某些位置處的粘附層會變厚。為了修復在這一反濺射處理過
程中，側壁上的部分位置處被打去，變薄的粘附層，隨后還要再修復一 次粘附層。
圖7D為修復粘附層后的器件剖面圖，如圖7D所示，為修補通孔 側壁被破壞的粘附層，在反濺射處理后再在位進行一次極短時間的修復 沉積過程。本步沉積了具有第二厚度的的粘附層，該第二厚度決定了最 終在通孔底部形成的的粘附層厚度。本實施例中，除了兩層金屬間粘附 層的存在引起的應力外，還由于第一介電層與第二介電層不同，產生了 額外的應力，因此，本實施例中，在第二金屬層105和上層金屬之間會 產生更大的應力，熱處理后，會產生更多的SIV。為此，本實施例中， 對通孔底部粘附層的厚度控制更為關#:。
為減小第二、第三金屬層間的總應力，本實施例中沉積的第二厚度 大約在IO至50A之間，如為30A。其對沉積時間的控制要求更為嚴格， 一般不要超過IO秒的時間，較優的沉積時間為3至8秒，此時，形成 的修復后的粘附層較為理想。如圖7D所示，本步修復步驟完成后，形 成了具有新形貌的修復后粘附層704，該粘附層在位于通孔側壁處較厚， 在位于通孔底部則4艮薄，可以在確保粘附和阻擋效果的情況下，減小金 屬互連結構的應力，因此，對其進行高溫處理后，在通孔底部附近出現 的SIV會明顯減少，甚至消除。
然后，可以進入第三金屬層的形成過程，先在襯底表面形成銅晶種 層。本實施例中，在制作完粘附層后，在位進行了銅晶種層的生長，該 層厚度大約在1500A左右，為電鍍形成第三金屬層作好了準備。
圖7E為形成第三金屬層后的器件剖面圖，如圖7E所示，利用化學 電鍍的方法在襯底表面形成第三金屬層，同時，通孔內也被該第三金屬 層填充，采用本發明的上述方法形成的位于通孔內的第三金屬層705與 其下層的第一金屬層102之間的粘附層402很薄，可以有效降價該金屬 互連結構的應力，提高其熱穩定性及可靠性。
由上述本發明的第一、二實施例可以看出，通孔中粘附層的厚度往 往是一個折衷值，既要滿足阻擋銅擴散、粘附金屬與介電層的要求，又 要防止其過厚引發的應力等一系列的問題。本發明的通孔形成方法，對 不同結構的通孔內的粘附層的制作采用了不同的工藝條件，在通孔底部 形成了不同厚度的粘附層，以實現最優地兼顧上述要求的目的。當應力 較小時，對修復粘附層時生長的第二厚度的粘附層的控制可以較寬，反 之，當結構中存在的應力較大時，對該粘附層的厚度就要進行更加嚴格 的控制。
本發明第一實施例適用于通孔所在的層間介電層與位于其上、下的 介電層為同一介電材料的情況，本發明的第二實施例則適用于通孔所在 的介電層材料與位于其上或下層的介電層選材不同的情況。后者在通孔 處產生的應力更大，為有效減弱這一應力對金屬互連線結構的影響，需 對其通孔底部的粘附層厚度進行更嚴格的控制。
圖8為采用本發明的通孔形成方法前后的金屬互連線結構的SM測 試結果。其中，本次SM測試條件為在200。C下烘烤500小時。如圖8 所示，圖中橫坐標為在此SM測試條件下金屬互連線結構的電阻變化率， 縱坐標為對應某一電阻變化率的器件所占的百分比。801為采用本發明 的通孔形成方法前的金屬互連線結構的SM測試結果，802為采用本發 明的通孔形成方法后的金屬互連線結構的SM測試結果。該金屬互連線 結構屬于本發明第二實施例中所述的情況，其上、下兩層介電層分別選 用了不同的介電材料一一USG和BD。可以看出，未采用本發明方法制 作通孔的金屬互連線結構，在200。C下烘烤500小時后，其電阻變化率 達到8%，而采用本發明方法制作的通孔的互連線結構，變化率還不到 4%，證明了采用本發明方法制作的結構應力有所降低，熱穩定性有所 提高。
本發明的通孔的形成方法，通過減薄通孔底部的粘附層厚度，有效 降低了兩層金屬間的應力，改善了多層金屬互連線結構的熱穩定性，可
靠性，延長了其使用壽命。
本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明， 任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能 的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的 范圍為準。
權利要求
1. 一種通孔的形成方法，包括步驟提供表面具有第一金屬層的襯底；在所述襯底上沉積介電層，并在所述介電層上形成通孔開口，且所述通孔開口的底部與所述第一金屬層相連；在所述介電層上和所述通孔開口的側壁及底部沉積具有第一厚度的粘附層；利用等離子體轟擊去除所述通孔開口底部的粘附層；沉積具有第二厚度的粘附層，且所述第二厚度小于所述第一厚度；在所述介電層上和通孔開口內形成第二金屬層。
2、 如權利要求1所述的形成方法，其特征在于所述第一厚度在 100至300A之間。
3、 如權利要求1所述的形成方法，其特征在于所述第二厚度在 30至80 A之間。
4、 如權利要求1所述的形成方法，其特征在于所述粘附層由物 理氣相沉積方法形成。
5、 如權利要求1所述的形成方法，其特征在于所述第一、第二 金屬層為銅金屬，所述粘附層為Ta/TaN。
6、 如權利要求1所述的形成方法，其特征在于在沉積具有第二 厚度的粘附層后，填充金屬前，還包括步驟利用物理氣相沉積方法生長一層晶種層。
7、 一種通孔的形成方法，包括步驟提供襯底，所述襯底表面具有第一金屬層和第二金屬層，且所述第 一和第二金屬層之間由第 一介電層相隔離；在所述襯底上沉積第二介電層，并在所述第二介電層上形成通孔開 口，且所述通孔開口的底部與所述第二金屬層相連；在所述第二介電層上和所述通孔開口的側壁及底部沉積具有第一厚度的粘附層；利用等離子體轟擊去除所述通孔開口底部的粘附層； 沉積具有第二厚度的粘附層，且所述第二厚度小于所述第一厚度； 在所述第二介電層上和通孔開口內形成第三金屬層。
8、 如權利要求7所述的形成方法，其特征在于所述第一介電層 和第二介電層分別由黑鉆石和未摻雜的二氧化硅形成。
9、 如權利要求7所述的形成方法，其特征在于所述第一厚度在 100至300A之間。
10、 如權利要求7所述的形成方法，其特征在于所述第二厚度在 10至50 A之間。
11、 如權利要求7所述的形成方法，其特征在于所述第一、第二 金屬層為銅金屬，所述粘附層為Ta/TaN。
12、 如權利要求7所述的形成方法，其特征在于在沉積具有第二 厚度的粘附層后，填充金屬前，還包括步驟利用物理氣相沉積方法生長一層晶種層。
全文摘要
本發明公開了一種通孔的形成方法，包括步驟提供表面具有第一金屬層的襯底；在所述襯底上沉積介電層，并在所述介電層上形成通孔開口，且所述通孔開口的底部與所述第一金屬層相連；在所述介電層上和所述通孔開口的側壁及底部沉積具有第一厚度的粘附層；利用等離子體轟擊去除所述通孔開口底部的粘附層；沉積具有第二厚度的粘附層，且所述第二厚度小于所述第一厚度；在所述介電層上和通孔開口內形成第二金屬層。本發明的通孔的形成方法，降低了兩層金屬間的應力，改善了多層金屬互連線的熱穩定性，可靠性，延長了其使用壽命。
文檔編號H01L21/768GK101207066SQ20061014779
公開日2008年6月25日 申請日期2006年12月22日 優先權日2006年12月22日
發明者琪 王 申請人:中芯國際集成電路制造(上海)有限公司