專利名稱：低位錯密度鍺硅虛襯底的制備方法
技術領域：
本發明涉及一種制備Ge組分漸變弛豫鍺硅合金層的方法，尤其是涉及一種采用干法氧化具有硅蓋層低Ge組分鍺硅層來制備低位錯密度、表面平整的高Ge組分漸變弛豫鍺硅緩沖層的方法。
背景技術：
硅基SiGe異質結構是制備高性能硅基微電子與光電子器件的重要材料。特別是SiGe弛豫緩沖層構成硅基虛襯底，克服了鍺硅晶格失配較大的限制，是實現高速率應變硅MOSFET和硅基長波長SiGe光電探測器以及硅基光電子與微電子器件集成的基礎，具有重要的應用價值。
傳統的制備SiGe弛豫緩沖層的方法有1)用分子束外延或化學汽相淀積的方法，在硅襯底上生長Ge組分漸變的SiGe緩沖層，為了克服晶格失配引入的位錯，組分變化很慢，因此需要厚的緩沖層才能達到表面較高的Ge組分。而且表面起伏很大，一般需要化學機械拋光后才可使用。該方法費時，成本高(E.A.Fitzgerald，Y.H.Xie，M.L.Green，D.Brasen，A.R.Kortan，J.Michel，Y.J.Mii，and B.E.Weir，Totally relaxed GexSi1-xlayers with low threading dislocationdensities grown on Si substrates，Appl.Phys.Lett.1991，59，811)。2)在硅襯底上低溫條件下生長一層硅層，作為釋放應力的激活源，在其上淀積SiGe合金層，退火過程中，位錯主要產生于低溫硅界面附近，形成低位錯密度弛豫SiGe緩沖層。該方法的主要缺點是生長SiGe層的溫度對低溫硅層有較大的影響，難以達到完全弛豫的襯底且Ge組分不能太高(K.K.Linder，F.C.Zhang，J.S.Rich，P. Bhattacharya and D.Houghton，Reduction of dislocation density inmismatched SiGe/Si using a low-temperature Si buffer layer，Appl. Phys.Lett.1997，70，3224)。3)在硅襯底上生長多層超晶格，將位錯阻擋于超晶格的界面上，減小表面的位錯，效果并不理想。其它如利用圖形襯底和高低溫退火等方法也可得到弛豫SiGe緩沖層，但是對后續器件的制作，特別是集成電子與光電子回路是很不方便的(S.Hong，Y.L.Foo，K.A.Bratland，T.Spila，K.Ohmori，M.R.Sardela，Jr.，J.E.Greene，and E.Yoon，Smooth relaxed Si0.75Ge0.25layerson Si(001)via in situ rapid thermal annealing，Appl.Phys.Lett.2003，83，4321)。
因此需要尋找一種制備表面平整、表面Ge組分可控、薄的有效的弛豫緩沖層的方法，以降低成本和方便后續器件制作工藝。氧化組分均勻的鍺硅層，由于硅和鍺的活性不同，選擇性地氧化從而形成二氧化硅，而鍺聚集在二氧化硅界面形成富鍺的鍺硅層。通過擴散形成Ge組分漸變的鍺硅層(T.Tezuka，N.Sugiyama，and S.Takagi，Fabrication of strained Si onan ultrathin SiGe-on-insulator virtual substrate with a high-Ge fraction，Appl.Phys.Lett.2001，79，1798)。然而直接氧化鍺硅層的方法容易在表面形成位錯。
發明內容
本發明的目的在于針對已有的在硅基上外延SiGe弛豫緩沖層方法緩沖層厚度大、表面起伏大、成本高等缺點，提供一種可實現表面平整、Ge組分可控、成本低、厚度薄的SiGe弛豫緩沖層的制備方法。
本發明的技術方案是選擇在應變鍺硅表面生長一層硅蓋層，在氧化初期，通過硅蓋層提供鍺-硅互擴散的途徑，在應變的鍺硅中產生空位。空位的產生增強了失配位錯傳播而抑制線位錯的穿透，因而在表面低位錯的情況下，達到應變弛豫。實現低位錯密度、表面平整的組分漸變弛豫鍺硅虛襯底。
本發明包括以下步驟1)在“硅襯底”或“絕緣體上硅襯底(SOI)”上，用分子束外延或化學汽相淀積法生長一層Ge組分SiGe合金層，在SiGe合金層上覆蓋一層硅蓋層，Ge組分小于0.2，厚度在臨界厚度以下，以減少位錯產生。
2)將覆蓋一層硅蓋層的SiGe合金層在氧化爐中氧化，在氧化后生成的SiO2層下面形成Ge組分漸變的SiGe緩沖層，Ge組分大于0.3。
3)將氧化后生成的SiO2層腐蝕掉，得低位錯密度鍺硅虛襯底。
氧化的時間最好為1～6h，氧化的溫度最好為800～1200℃。
低位錯密度鍺硅虛襯底是Ge組分漸變的SiGe弛豫緩沖層，在SiGe弛豫緩沖層上可生長應變Si或高Ge組分的SiGe層，以制作硅基電子或光電子器件。
在將覆蓋一層硅蓋層的SiGe合金層在氧化爐中氧化過程中，氧化開始階段，應變SiGe層中的Ge可擴散到硅蓋層，氧化過程中，只有硅被選擇性地氧化形成SiO2，而鍺在氧化硅界面聚集形成富鍺SiGe層。在高溫下，鍺在樣品中具有大的擴散系數，由于鍺擴散，在SiO2層下面形成Ge組分漸變的SiGe緩沖層。
本發明采用硅基上低Ge組分應變SiGe層作初始材料，一方面材料外延生長方便，另一方面在生長過程中引入的缺陷少。在應變SiGe層上覆蓋一層硅外延層，其作用是在氧化開始階段，應變SiGe層中的Ge可擴散到硅蓋層，弛豫了原始SiGe層的應力并在其中產生空位。在其后氧化SiGe形成富Ge層時，增強Ge向內擴散，空位增強了失配位錯的橫向傳播而抑制了線位錯向表面的傳播，釋放在富Ge層中形成的應力而不在表面引入過多的位錯。氧化過程采用標準硅基微電子器件的制作工藝，減少生長厚緩沖層的成本。最終形成的Ge組分漸變SiGe緩沖層，表面Ge組分可以根據氧化溫度得到較好的控制，由于形成SiO2后可以起到阻止表面原子遷移的作用，表面的粗糙度很小，在表面Ge組分達到0.3時小于1.5nm，適合于在其上進一步生長器件結構而省掉化學機械拋光的步驟。這是一種低成本、與微電子工藝兼容的制備SiGe弛豫緩沖層的方法。
圖1為本發明采用氧化法制備薄Ge組分漸變緩沖層的流程示意圖。
圖2為本發明采用氧化法得到漸變鍺硅合金層中Ge組分分布圖(俄歇譜圖)。在圖2中，橫坐標為氬離子刻蝕時間(min)，橫坐標為Ge在SiGe中的濃度(％)。
圖3為本發明氧化后腐蝕掉二氧化硅層并用位錯坑腐蝕顯微觀察的表面位錯分布圖。在圖3中，(a)為采用本發明氧化具有硅蓋層樣品制備虛襯底顯微鏡觀察表面位錯圖；(b)為未蓋硅蓋層樣品氧化后的顯微鏡觀察表面位錯圖，標尺為20μm。
具體實施例方式
以下實施例將結合附圖對本發明作進一步的說明。
實施例1圖1給出本發明采用氧化法制備薄Ge組分漸變緩沖層的流程示意圖，在圖1中的標號分別為①硅襯底；②硅緩沖層；③低Ge組分應變SiGe層，Ge組分小于0.2，厚度小于臨界厚度；④硅蓋層，厚度大于30nm小于50nm；⑤氧化后生成的SiO2層，其厚度隨氧化時間增加而增大；⑥硅襯底上形成的Ge組分漸變SiGe緩沖層，組分從Si襯底到表面由0.12到0.33近線性增加，厚度為40nm；⑦在緩沖層上可能生長的應變Si或高Ge組分(大于0.3)的SiGe層等器件層。
在n型Si(001)襯底上外延生長140nm應變Si0.88Ge0.12合金層和30nm硅蓋層；在1000℃下干氧氧化230min，消耗掉全部硅蓋層以及30nm Si0.88Ge0.12合金層，形成的氧化層厚度達到132nm；腐蝕掉氧化層，得到從原始合金層到表面Ge組分從0.12線性漸變到0.33，厚度40nm的漸變緩沖層，Ge組分變化如圖2所示，表面粗糙度為1.3nm。通過位錯坑腐蝕顯微鏡觀察測得表面位錯密度約為8×104/cm2。腐蝕后的表面顯微照片如圖3(a)所示。圖3(b)所示未蓋硅蓋層樣品氧化后有很高的位錯密度。
實施例2與實施例1類似，其區別在于所采用的襯底為絕緣體上硅襯底(SOI)。
權利要求
1.低位錯密度鍺硅虛襯底的制備方法，其特征在于包括以下步驟1)在硅襯底或絕緣體上硅襯底上，用分子束外延或化學汽相淀積法生長一層Ge組分SiGe合金層，在SiGe合金層上覆蓋一層硅蓋層，Ge組分小于0.2，厚度在臨界厚度以下；2)將覆蓋一層硅蓋層的SiGe合金層在氧化爐中氧化，在氧化后生成的SiO2層下面形成Ge組分漸變的SiGe緩沖層，Ge組分大于0.3；3)將氧化后生成的SiO2層腐蝕掉，得低位錯密度鍺硅虛襯底。
2.如權利要求1所述的低位錯密度鍺硅虛襯底的制備方法，其特征在于所述的氧化的時間為1～6h。
3.如權利要求1所述的低位錯密度鍺硅虛襯底的制備方法，其特征在于所述的氧化的溫度為800～1200℃。
全文摘要
低位錯密度鍺硅虛襯底的制備方法，涉及一種制備Ge組分漸變弛豫鍺硅合金層的方法，尤其是涉及一種氧化具有硅蓋層低Ge組分鍺硅層來制備低位錯密度、表面平整的Ge組分漸變弛豫鍺硅緩沖層的方法。提供一種可實現表面平整、Ge組分可控、成本低、厚度薄的SiGe弛豫緩沖層的制備方法。先在硅襯底或絕緣體上硅襯底上，用分子束外延或化學汽相淀積法生長一層Ge組分SiGe合金層，在SiGe合金層上覆蓋一層硅蓋層，Ge組分小于0.2，厚度在臨界厚度以下；將覆蓋一層硅蓋層的SiGe合金層在氧化爐中氧化，在氧化后生成的SiO
文檔編號H01L21/322GK101013668SQ200710008498
公開日2007年8月8日 申請日期2007年1月26日 優先權日2007年1月26日
發明者李成, 蔡坤煌, 張永, 賴虹凱, 陳松巖 申請人:廈門大學