專利名稱：功率mosfet的晶片級芯片規模封裝的制作方法
技術領域：
本發明涉及功率電子器件的封裝，更具體地涉及一種功率MOSFET的晶 片級芯片規模封裝及相關封裝工藝。
背景技術：
晶片級芯片規模封裝產生具有相似于或稍大于半導體芯片的尺寸的半導 體封裝。通常，半導體封裝形成在具有多個半導體芯片的晶片上，然后獨立 的封裝從該晶片上切割而成。在功率MOSFET的情況下，源極和柵極觸點區域通常位于芯片的正面， 而漏極位于金屬化的芯片背面。在功率MOSFET的晶片級芯片規模封裝中， 漏極必須延伸到芯片正面，或者可以用包括兩個芯片的共漏結構，使用于電 連接到印刷電路板的焊球能夠形成在芯片的同一個正面的金屬區上。但是， 在各種情況下，金屬化的背面還是必須的和/或有利的。在功率MOSFET的晶片級芯片規模封裝的制造中存在特定的挑戰。更具 體地，在下凸點金屬鍍層(UBM, Under Bump Metallization)工藝中常規使 用化學鍍，因為不需要掩模，因此既簡單成本又低。由于背面金屬通常與晶 片正面的金屬不同，如果背面沒有適當保護，則在化學鍍處理期間可能發生 化學鍍劑的污染。常規上，在化學鍍工藝中阻擋化學鍍劑和化學鍍溫度的薄膜帶或光刻膠 的臨時保護層被涂敷于背面金屬上。化學鍍工藝完成之后，臨時保護層必須 去除。涂敷和后繼的去除臨時保護層的步驟增加了封裝工藝的總體復雜性， 提高了成本卻降低了產量。作為對保護晶片背面的替代，在化學鍍步驟之后可以進行背面研磨和背 面金屬化的步驟。但是，該工藝流程也不是總是能進行和/或方便的。因此就存在對于功率MOSFET的晶片級芯片規模封裝工藝的克服先有 技術的限制的需要。最好該工藝對下凸點金屬鍍層采用化學鍍并且提供易于以低成本和高效率的方式制造的功率MOSFET的晶片級芯片規模封裝。 發明內容本發明的目的在于提供一種功率MOSFET的晶片級芯片規模封裝，其對 下凸點金屬鍍層采用化學鍍，并且制造成本低，制造效率高。為達上述目的，本發明提供一種功率MOSFET的晶片級芯片規模封裝， 該方法包括如下步驟向晶片背面以及晶片正面上的多個接觸區化學鍍Ni; 在經鍍覆的多個接觸區上形成焊球；切割晶片以形成多個功率MOSFET芯 片。本發明還提供一種制造功率MOSFET的晶片級芯片規模封裝的方法,該 方法包括如下步驟在晶片背面設置永久保護層；向晶片正面的多個接觸區 化學鍍Ni;在經鍍覆的多個接觸區上形成焊球。本發明還提供一種制造功率MOSFET的晶片級芯片規模封裝的方法，該 方法包括如下步驟在晶片背面設置永久坯襯底；通過濺射和電解鍍下凸金 屬化晶片正面的多個接觸區；在經鍍覆的多個接觸區上形成焊球。本發明提供的一種功率MOSFET的晶片級芯片規模封裝，其對下凸點金 屬鍍層采用化學鍍，并且制造成本低，制造效率高。為了使下文對本發明的詳盡敘述以及本發明對該技術領域的貢獻能得到 更好的理解，對本發明的較重要的特征必須進行即使不全面也應該概括的說 明。當然，本發明還有其它的特征，這些特征也將在下文進行敘述并且形成 本文附后的權利要求的主題內容。在該方面，在詳盡解釋本發明的至少一個實施例之前，應該理解的是， 本發明在其應用中不限于下文的敘述中闡明的和附圖中圖解的功能性組件的 細節以及這些組件的設置。本發明能夠實現其它的實施例并且能夠以各種方 式實施和執行。還有，應該理解的是，本文采用的措詞和術語以及摘要是為 了敘述的目的而不應該被認為是限制。這樣，本技術領域的熟練人員將理解，本發明根據的原理可以容易地利 用為設計實行本發明的若干目的的其它方法和系統的基礎。因此，重要的是， 權利要求被認為包括不背離本發明的精神和范圍的這樣的等效構造。
圖1是說明制造根據本發明的功率MOSFET的晶片級芯片規模封裝的示 例性方法的流程圖；圖2是圖1所示方法中的一個步驟的示意圖； 圖3是圖1所示方法中的另一個步驟的示意圖； 圖4是圖1所示方法中的另一個步驟的示意圖；圖5是說明制造根據本發明的功率MOSFET的晶片級芯片規模封裝的另 一種示例性方法的流程圖；圖6是圖5所示方法中的一個步驟的示意圖； 圖7是圖5所示方法中的另一個步驟的示意圖； 圖8是圖5所示方法中的另一個步驟的示意圖； 圖9是圖5所示方法中的另一個步驟的示意圖；圖10是說明制造根據本發明的功率MOSFET的晶片級芯片規模封裝的 還有一種示例性方法的流程圖；圖11是圖IO所示方法中的一個步驟的示意圖； 圖12是圖IO所示方法中的另一個步驟的示意圖；圖13是圖IO所示方法中的另一個步驟的示意圖；圖14是圖IO所示方法中的另一個步驟的示意圖；以及圖15是根據本發明的共漏功率MOSFET封裝的示意圖。
具體實施方式
下文將參考結合附圖1-附圖15附圖對本發明進行詳盡敘述，所提供的 敘述作為本發明的說明性的實施例，使本技術領域的熟練人員能夠實踐本發 明。應該注意，下文提及的附圖和實例的意義并不是限制本發明的范圍。在 本發明的一定的組件能夠部分或全部用已知的組件實施的地方，僅對這樣的 己知組件中對理解本發明必須的部分進行敘述而省略對其他部分的詳述，以 免不突出本發明的特征。另外，本發明也通過說明的方式涵蓋與本文涉及的 各個組件等效的當前已知的和將來能夠理解的等效內容。本發明發現了在芯片正面具有柵區，源區和漏區，背面電極通過重摻雜 沉穴或其它電連接類型電連接到正面區域的諸如側MOSFET或垂直MOSFET的漏極電連接的兩個或多個MOSFET的共漏功率MOSFET芯片結 構或單功率MOSFET芯片結構的芯片級芯片規模封裝的適用范圍。在所有這 些方面背面金屬仍是需要的，但是背面金屬上不需要制作電接觸點。下文將參考圖1到圖4討論總體標以100的示例性功率MOSFET的晶片 級芯片規模封裝方法。在步驟110，接收其上已經形成多個功率MOSFET芯 片的晶片200。晶片200包括提供與芯片觸點的連接的多個接觸區210。晶片 200的背面215包括材料層220，該材料可以包括能夠被化學鍍又不污染鍍槽 的Al或Zn。最好該材料層200由Ti/Al或Ti/Al合金形成。接著在步驟120進行Ni化學鍍，接著是Au浸潤以鍍覆多個接觸區210 和金屬化的背面215。如圖3所示，Ni層230被鍍覆到接觸區210上，Ni層 240被鍍覆到金屬化的背面215上。金層235被淀積到Ni層230上，金層245 被鍍覆到Ni層240上。在步驟130，在經鍍覆的接觸區210上形成焊球250，在步驟140切割 晶片。結果的功率MOSFET的晶片級芯片規模封裝提供了保護和向晶片背面 良好的焊接能力。結果的背面也有利于進行激光標記刻制。關于本發明的另一個方面，下文將參考圖5到圖9討論總體標以500的 功率MOSFET的晶片級芯片規模封裝方法。在步驟510，接收其上已經形成 多個功率MOSFET芯片的晶片600。晶片600包括提供與芯片觸點的連接的 多個接觸區610。接觸區610最好是A1或A1合金。晶片600的背面615通 常包括Ti/Ni/Ag層620。在步驟520，永久的鈍化層625被淀積到Ti/Ni/Ag層620上。該永久鈍 化層625可以通過旋轉涂敷，PVD， CVD等方法淀積。在本發明的另一個方 面，可以用高溫薄膜帶替代永久鈍化層625。永久鈍化層和高溫薄膜帶可以 包括玻璃，氮化硅，PTFE和聚酰胺。接著在步驟530進行化學鍍Ni，接著是金浸潤以鍍覆多個接觸區610。 如圖7所示，Ni層630被鍍覆到接觸區610上。金層635被淀積到Ni層630 上。在化學鍍Ni期間永久鈍化層625保護金屬化的背面615并防止諸如Ag 的背面金屬污染化學鍍劑。在步驟540在經鍍覆的接觸區610上形成焊球650，在步驟550切割晶 片。晶片級芯片規模封裝方法500提供對晶片背面的保護并更易于進行激光標記刻制。關于本發明的另一個方面，下文將參考圖10到圖14討論總體標以1000 的功率MOSFET的晶片級芯片規模封裝方法。在步驟1010，接收其上已經 形成多個功率MOSFET芯片的晶片1100。晶片1100包括提供與芯片觸點的 連接的多個接觸區1110。接觸區1110最好是A1或A1合金。晶片1100的背 面1115通常包括Ti/Ni/Ag層1120。在步驟1120，永久的坯襯底1140用熱導電粘結劑或環氧樹脂層1130附 貼到Ti/Ni/Ag層1120上。該永久坯襯底1140向晶片背面提供保護以及增強 機械強度。接著在步驟1030進行化學鍍Ni，接著是金浸潤以鍍覆多個接觸區1110。 如圖13所示，Ni層1130被鍍覆到接觸區1110上。金層1135被淀積到Ni 層1130上。在化學鍍Ni期間永久坯襯底1140保護金屬化的背面1115并防 止Ti/Ni/Ag污染鍍槽。在替代的實施例中，諸如永久坯襯底1140的永久坯襯底可以用于提供 UBM工藝中的保護層以及支撐層。在步驟1040在經鍍覆的接觸區1110上形成焊球1150，在步驟1050切 割晶片。雖然所敘述的功率MOSFET的晶片級芯片規模封裝方法1000包括化學 鍍步驟1030，但可以用其它的UBM工藝鍍覆接觸區lllO。例如通過包括濺 射接著是電解鍍的工藝形成的Ni-V/Cu可以替代化學鍍Ni步驟1030。本發明的功率MOSFET的晶片級芯片規模封裝方法提供易于以低成本 高效率的方式制造的功率MOSFET的晶片級芯片規模封裝。圖15顯示在共 漏功率MOSFET 1500的切割之后根據本發明要求保護的工藝的結果的晶片 級芯片規模封裝的正視圖。共漏功率MOSFET 1500包括同一個芯片上并排 形成的兩個MOSFET 1501和1502，漏極通過襯底1510和金屬層1520電連 接。MOSFET 1501有兩個源區SI和一個柵區Gl，都與焊球相連。MOSFET 1502有兩個源區S2和一個柵區G2，也都與焊球相連。在該示例性的布局中， 焊球的直徑約為370pm，各個區之間的間隔約為650pm,而整個芯片的尺寸 約為1500x2500pm。顯而易見，上述實施例可以有多種方式的變化而不背離本發明的范圍。另外，具體實施例的各個方面可以包含與同一實施例的其它方面無關的受專 利保護的主題內容。還有，不同實施例的各個方面可以組合到一起。因此， 本發明的范圍應該由附后的權利要求及其法定等效內容確定。
權利要求
1.一種制造功率MOSFET的晶片級芯片規模封裝的方法，其特征在于，該方法包括如下步驟向晶片背面以及晶片正面上的多個接觸區化學鍍Ni；和在經鍍覆的多個接觸區上形成焊球。
2. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，該方法進一步包括切割晶片以形成多個功率MOSFET芯片 的步驟。
3. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，所述的接觸區包括A1。
4. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，所述的接觸區包括A1合金。
5. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，所述的背面包括Ti/Al。
6. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，所述的背面包括Ti/Al合金。
7. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，所述的背面包括從由Ti/Zn， Ti/Pd組成的組合中選擇的金屬 或用作化學鍍Ni的籽晶層的任何其它金屬。
8. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，所述的功率MOSFET包含共漏功率MOSFET芯片。
9. 如權利要求1所述的制造功率MOSFET的晶片級芯片規模封裝的方法， 其特征在于，所述的多個接觸區包括源，柵和漏接觸區。
10. —種制造功率MOSFET的晶片級芯片規模封裝的方法，其特征在于，該 方法包括如下步驟在晶片背面設置永久保護層； 向晶片正面的多個接觸區化學鍍Ni;和 在經鍍覆的多個接觸區上形成焊球。
11. 如權利要求10所述的制造功率MOSFET的晶片級芯片規模封裝的方 法，其特征在于，所述的保護層包括鈍化層。
12. 如權利要求10所述的制造功率MOSFET的晶片級芯片規模封裝的方 法，其特征在于，所述的保護層包括能夠耐受化學鍍劑以及與化學鍍和 焊料回流相關的溫度的薄膜帶。
13. 如權利要求10所述的制造功率MOSFET的晶片級芯片規模封裝的方 法，其特征在于，所述的保護層包括坯襯底。
14. 如權利要求13所述的制造功率MOSFET的晶片級芯片規模封裝的方 法，其特征在于，所述的坯襯底通過粘結劑層粘結到所述的背面。
15. 如權利要求13所述的制造功率MOSFET的晶片級芯片規模封裝的方 法，其特征在于，所述的坯襯底通過環氧樹脂層粘結到所述的背面。
16. 如權利要求10所述的制造功率MOSFET的晶片級芯片規模封裝的方 法，其特征在于，該方法進一步包括切割晶片以形成多個功率MOSFET 芯片規模封裝的步驟。
17. 如權利要求10所述的制造功率MOSFET的晶片級芯片規模封裝的方法，其特征在于，所述的接觸區包括A1。
18. 如權利要求10所述的制造功率MOSFET的晶片級芯片規模封裝的方 法，其特征在于，所述的接觸區包括A1合金。
19. 一種制造功率MOSFET的晶片級芯片規模封裝的方法，其特征在于，該 方法包括如下步驟在晶片背面設置永久坯襯底；通過濺射和電解鍍下凸金屬化晶片正面的多個接觸區；和 在經鍍覆的多個接觸區上形成悍球。
全文摘要
本發明公開了一種功率MOSFET的晶片級芯片規模封裝方法，該方法包括化學鍍晶片背面以及晶片正面上的多個接觸區，和在將晶片切割成多個功率MOSFET芯片之前在經鍍覆的多個接觸區上形成焊球的步驟。在可替代的實施例中，該方法包括在晶片背面設置永久保護層，化學鍍晶片正面的多個接觸區，和在將晶片切割成多個功率MOSFET芯片之前在經鍍覆的多個接觸區上形成焊球的步驟。
文檔編號H01L21/60GK101221915SQ20071030803
公開日2008年7月16日 申請日期2007年12月29日 優先權日2007年1月10日
發明者濤 馮, 明 孫 申請人:萬國半導體股份有限公司