半導體器件及制造該半導體器件的方法

專利名稱：半導體器件及制造該半導體器件的方法
技術領域：
本發明涉及一種半導體器件及制造該半導體器件的方法。具體 而言，本發明涉及一種具有包圍芯片區域的密封環的半導體器件以 及制造該半導體器件的方法。
背景技術：
已知 一 種半導體器件，其形成有密封環區域使得在平面中包圍芯 片區域，以防止水進入到其中形成有電路的芯片區域中。密封環區 域具有形成在襯底上使得在襯底厚度方向延伸的密封環。密封環用 作防水保護壁，由此抑制水進入到芯片區域中。
有時會出現以下的情況其中在半導體器件的制造期間的劃片工 藝中密封環被破壞。將按一般順序解釋這種破壞現象。首先，劃片 操作造成在襯底的端部處碎裂。以該碎裂作為起點，在襯底上形成 的層間電介質膜中形成裂縫。當裂縫到達密封環時，出現密封環的 破壞。 一旦這種破壞出現，水就易于進入到芯片區域中，由此引起 半導體器件的可靠性降低的問題。
當使用由低k材料或ULK (超低k )材料形成的低介電常數膜作 為層間電介質膜來減少寄生電容時，更容易出現這種問題。這是因 為低k或ULK材料的機械強度低且因此更容易出現裂縫。例如，假 設使用楊氏模量作為機械強度的指標，則作為常規層間電介質膜(非 低k膜)材料的SiO (氧化硅)的楊氏模量是75GPa左右，而作為低k材料之一的有機硅酸鹽玻璃的楊氏模量是約10GPa至25GPa。 ULK材料，作為呈現多孔使得達到更低介電常數的材料，具有更小 的楊氏模量。由此，在使用低介電常數膜的半導體器件中，由裂縫 引起的密封環的破壞問題更容易出現。
在半導體器件中，通常釆用以下配置其中在由低介電常數材料 形成的一個層間電介質膜上，設置有更高機械強度的另 一層間電介 質膜。在這種情況下，在一個層間電介質膜中形成的裂縫難以擴展 到具有更高機械強度的另一層間電介質膜中。因而，裂縫難以向上 行進通過半導體器件，而易于在半導體器件的內部的村底的內平面 方向中行進。結果，裂縫到達密封環且因此密封環被破壞的可能性 變得更高。
如上所述，在層間電介質膜中形成的裂縫對半導體器件的可靠性 造成不利影響。考慮到這點，已經提出了一些技術來抑制裂縫的形 成。例如，在日本未審專利公開No.2004-153015 (專利文件1 )中提 出在保護環(密封環)周圍形成虛設圖形形成區域。該虛設圖形 形成區域具有在平面的多個位置中的每個位置處的多個虛設圖形。 多個虛設圖形設置在厚度方向且通過在厚度方向上制作的過孔耦合 而呈現為整體。根據該公開，由于位于虛設圖形附近的層間電介質 膜可以通過過孔耦合而得以加固，所以可防止在層間電介質膜中出 現裂縫。
日本未審專利公開No.2004-153015(圖1至圖3)

發明內容
上述專利公開中公開的技術旨在防止在層間電介質膜中出現裂 縫。然而，在劃片工藝中，通常會出現形成大應力的情況。因此， 即使應用在上述專利公開中公開的技術，也難以完全防止在層間電 介質膜中出現裂縫。
一旦形成裂縫，裂縫可以以編織狀在層間電介質膜的加固部分旁邊擴展。即，裂縫可以在側繞通過過孔耦合而呈現為整體的虛設 圖形的同時擴展，并可以最終到達密封環。結果，出現了可能破壞 密封環的問題。
考慮到上述問題完成了本發明，且本發明的一個目的在于提供 件中難以出現由層間絕緣膜的裂縫所造成的對密封環的破壞。
在本發明的一個方面，提供一種半導體器件，其包括芯片區 域；密封環區域，其在平面上包圍該芯片區域；以及虛設區域，其 在平面上包圍該密封環區域的外圍。虛設區域包括半導體村底； 第一和第二疊層；至少一個第一區域；以及至少一個第二區域。第
一疊層設置在半導體襯底上方且包括具有第一機械強度的第一層間 電介質膜。第二疊層設置在第一疊層上方且包括具有比第一機械強 度高的機械強度的第二層間電介質膜。第 一 區域包括設置在第 一 疊 層內使得在平面上相互重疊的多個第一金屬層，并且還包括用于對 第一金屬層進行相互耦合的過孔。第二區域包括設置在第二疊層內 使得在平面上相互重疊的多個第二金屬層，并且還包括用于將第二 金屬層相互耦合的過孔。第二區域在平面上至少與第一區域的一部 分重疊，第二區域不通過過孔與第一區域耦合，且在第二區域與第 一區域之間夾持第二層間電介質膜。
在本發明的另一方面，提供一種半導體器件，其包括芯片區 域；密封環區域，其在平面上包圍該芯片區域；以及虛設區域，其 在平面上包圍該密封環區域的外圍。虛設區域包括半導體襯底； 第一和第二疊層；至少一個第一區域；以及至少一個第二區域。第
一疊層設置在半導體村底上方且包括具有第一機械強度的第一層間 電介質膜。第二疊層設置在第一疊層上方且包括具有比第一機械強 度高的機械強度的第二層間電介質膜。第 一 區域包括設置在第 一 疊 層內使得在平面上相互重疊的多個第 一金屬層。第二區域包括設置 在第二疊層內使得在平面上相互重疊的多個第二金屬層。第二區域 在平面上設置在與第一區域的位置偏離的位置處使得與第一區域的一部分重疊且遠離密封環區域。
在本發明的又一方面，提供一種用于制造半導體器件的方法， 包括以下步驟。
形成晶片，該晶片包括芯片區域；密封環區域，其在平面上 包圍該芯片區域；以及虛設區域，其在平面上包圍該密封環的外圍。 沿著虛設區域的外圍切割晶片。虛設區域包括半導體襯底、第一和 第二疊層以及第一和第二區域。第一疊層設置在半導體襯底上方且 包括具有第一機械強度的第一層間電介質膜。第二疊層設置在第一 疊層上方且包括具有比第 一機械強度高的機械強度的第二層間電介 質膜。第一區域包括設置在第一疊層內使得在平面上相互重疊的多 個第一金屬層，并且還包括用于將第一金屬層相互耦合的過孔。第 二區域包括設置在第二疊層內使得在平面上相互重疊的多個第二金 屬層，并且還包括用于將第二金屬層相互耦合的過孔。第二區域在 平面上至少與第一區域的一部分重疊，第二區域不通過過孔與第一 區域耦合，且在第二區域與第一區域之間夾持第二層間電介質膜。
在本發明的又一方面，提供一種用于制造半導體器件的方法， 包括以下步驟。
形成晶片，該晶片包括芯片區域；密封環區域，其在平面上 包圍該芯片區域；以及虛設區域，其包圍該密封環區域的外圍。沿 著虛設區域的外圍切割晶片。虛設區域包括半導體襯底、第一和第 二疊層以及第一和第二區域。第一疊層設置在半導體襯底上方且包 括具有第 一 機械強度的第 一 層間電介質膜。第二疊層設置在第 一 疊 層上方且包括具有比第 一機械強度高的機械強度的第二層間電介質 膜。第一區域包括設置在第一疊層內使得在平面上相互重疊的多個 第一金屬層。第二區域包括設置在第二疊層內使得在平面上相互重 疊的多個第二金屬層。第二區域在平面上設置在與第一區域的位置
偏離的位置處使得與第 一 區域的 一 部分重疊且遠離密封環區域。
根據上述本發明的一個方面中的半導體器件，在第二疊層的一 部分中形成有其中包括第二層間電介質膜的電介質膜被夾持在第一區域和第二區域之間的部分。因為被夾持在第 一 區域和第二區域之 間且沒有通過過孔耦合加固，該部分具有小的膜厚度。由此，在第 二疊層中的該部分易于局部地產生裂縫。在存在這種易于出現裂縫 的部分時，裂縫更容易形成并且從包括低機械強度的第 一 層間電介 質膜的第一疊層擴展到包括更高機械強度的第二層間電介質膜的第 二疊層。即，在到達密封環之前，裂縫更容易向上行進并且因此更 容易向上行進通過半導體器件。由此，抑制出現由裂縫造成的對密 封環的破壞，使得確保半導體器件的高可靠性。
根據上述本發明的另一方面的半導體器件，在與第一區域的位 置偏離的位置處，設置從上部靠近被夾持在第一區域和第二區域之 間的部分的第二區域，使得在平面上遠離密封環。因此，在該夾持 部分中形成并擴展的裂縫可以在遠離密封環區域的位置處向上行進 而不被第二區域阻隔。結果，裂縫變得更容易在到達密封環之前向 上行進通過半導體器件。由此，由于抑制了出現由裂縫造成的對密 封環的破壞，所以確保了半導體器件的高可靠性。


圖1是示意性示出根據本發明第一實施例的半導體器件的平面
布局的圖2是沿著圖1的線II-II獲得的示意性截面圖3是示意性示出圖2中的產生裂縫的狀態的截面圖4是沿著圖2的線IV-IV獲得的示意性截面圖5是沿著圖4的線V-V獲得的示意性截面圖6是沿著圖4的線VI-VI獲得的示意性截面圖7是沿著圖4的線VII-VII獲得的示意性截面圖8是示出第一實施例的半導體器件中的層間絕緣膜內設置的
金屬層的平面布局的示意圖9是示出第一實施例的半導體器件中的第一疊層內設置的第
一區域的平面布局的示意圖；圖10是示出第 一實施例的半導體器件中的第二疊層內設置的第 二區域的平面布局的示意圖11是示出第一實施例的半導體器件中的第三疊層內設置的第 三區域的平面布局的示意圖12是圖5所示的第二區域及其附近部分的放大圖13是示出在用于制造根據第 一 實施例的半導體器件的方法中 使用的晶片的平面布局的示意圖14是示意性示出在用于制作根據第一實施例的半導體器件的 方法中執行的劃片工藝的部分截面圖15是用于解釋在常規半導體器件中的裂縫擴展過程的示意性 部分截面圖16是示意性示出在第 一實施例的半導體器件中的裂縫擴展過 程的例子的部分截面圖17是示意性示出作為比較例子的半導體器件的配置的部分截 面圖18是沿著圖17的線XVIII-XVIII獲得的示意截面圖和在平面
上的裂縫擴展過程的重疊圖19是示意性示出根據本發明第二實施例的半導體器件的配置
的部分截面圖20是沿著圖19的線XX-XX獲得的示意性截面圖21是沿著圖20的線XXI-XXI獲得的示意性截面圖22是沿著圖20的線XXII-XXI1獲得的示意性截面圖23是沿著圖20的線XXIII-XXIII獲得的示意性截面圖24是示意性示出第二實施例的半導體器件中的裂縫擴展過程
的例子的部分截面圖25是示意性示出根據本發明第三實施例的半導體器件的配置
的部分截面圖26是示意性示出第三實施例的半導體器件的配置的部分截面
圖；圖27是示意性示出第三實施例的半導體器件的配置的部分截面
圖28是示意性示出第三實施例的半導體器件中的裂縫擴展過程
的例子的部分截面圖29是示意性示出根據本發明第四實施例的半導體器件的配置
的部分截面圖30是沿著圖29的線XXX-XXX獲得的示意性截面圖； 圖31是沿著圖29的線XXXI-XXXI獲得的示意性截面圖； 圖32是沿著圖29的線XXXII-XXXII獲得的示意性截面圖； 圖33是示意性示出第四實施例的半導體器件中的裂縫擴展過程
的例子的部分截面圖3 4是示意性示出根據本發明第五實施例的半導體器件的配置
的部分截面圖35是沿著圖34的線XXXV-XXXV獲得的示意性截面圖； 圖36是沿著圖34的線XXXVI-XXXVI獲得的示意性截面圖； 圖37是沿著圖34的線XXXVII-XXXVII獲得的示意性截面圖； 圖38是示意性示出根據本發明第六實施例的半導體器件的配置 的部分截面圖39是示意性示出根據本發明第六實施例的半導體器件的配置 的部分截面圖40是示意性示出第六實施例的半導體器件的配置的部分截面
圖41是示意性示出根據本發明第七實施例的半導體器件的配置
的部分截面圖42是沿著圖41的線XLII-XLII獲得的示意性截面圖43是沿著圖41的線XLIII-XLIII獲得的示意性截面圖44是沿著線XLIV-XUV獲得的示意性截面圖45是示意性示出根據本發明第八實施例的半導體器件的配置
的部分截面圖；圖46是沿著圖45的線XLVI-XLVI獲得的示意性截面圖； 圖47是沿著圖45的線XLVII-XLVII獲得的示意性截面圖； 圖48是沿著圖45的線XLVIII-XLVin獲得的示意性截面圖； 圖49是示意性示出根據本發明第九實施例的半導體器件的配置 的部分截面圖50是沿著圖49的線L-L獲得的示意性截面圖51是沿著圖49的線LI-LI獲得的示意性截面圖；以及
圖52是沿著圖49的線LII-UI獲得的示意性截面圖。
具體實施例方式
以下將結合附圖來描述本發明的實施例。 (第一實施例)
首先，將結合圖1至圖3來給出關于體現本發明的半導體器件 的示意性配置的描述。
圖1是示意性示出根據本發明第一實施例的半導體器件的平面 布局的圖。參見圖1， SD1所示的根據第一實施例的半導體器件在平 面布局上包括芯片區域CR、密封環區域SR和虛設區域DR。當從 平面上看時密封環區域SR包圍芯片區域CR。當從平面上看時虛設 區域DR包圍密封環區域SR的外圍。虛設區域DR的外側面是作為 劃片工藝中的切割面的劃片面DS。
圖2是沿著圖1的線II-II獲得的示意性截面圖。參見圖2，半 導體器件SD1包括半導體襯底SB、半導體元件71、元件隔離膜72、 絕緣膜73、 75、 76、接觸74、布線77、保護膜78以及層Ml至M9。 在芯片區域CR中，具有源極/漏極區域70的半導體元件71形成在 半導體襯底SB上。保護膜78由氮化硅形成。接觸74形成為延伸通 過絕緣膜73。層Ml至M9以此順序形成在絕緣膜73和接觸74上。 層Ml至M9中的每個層都具有金屬部分和絕緣部分。利用層Ml至 M9,在芯片區域CR中形成包括半導體元件71的電路，且在密封環 區域SR中形成密封環SL。此外，以與密封環SL平行延伸并且包圍密封環SL的形式在保護膜78中形成開口 OP使得暴露絕緣膜76。 開口 OP用于防止在將半導體器件SD1密封到封裝中時出現由諸如 樹脂的密封材料沿著作為硬膜的保護膜7 8對密封環和布線的應力傳 輸所造成的對密封環SL和布線77的石皮壞。開口 OP還用來防止當 在半導體器件制造期間的劃片工藝中切割該保護膜時出現由沿著硬
環SL和布線77的石皮壞。
圖3是示意性示出圖2中的產生裂縫的狀態的截面圖。參考圖3, 有時存在這樣的情況，其中半導體器件SD1具有歸因于半導體器件 制造中的劃片工藝的碎裂TP和裂縫CK。碎裂TP出現在半導體襯 底SB的側面。以碎裂TP作為起點，在半導體器件SD1的虛設區域 DR中，裂縫CK向上行進(至保護膜78—側)。即，裂縫CK只在 虛設區域DR中出現且不達到設置在密封環區域SR中的密封環SL。 由此，密封環SL不被裂縫CK破壞且保持其防止水進入到芯片區域 CR中的功能，由此半導體器件SD1具有高可靠性。
現在將給出關于半導體器件SD1的配置的更具體的描述。主要 參考圖2和圖5，在設計半導體器件SD1的布線結構時，形成多層 布線結構的層Ml至M9以分類的方式被視為包括層Ml的部分、 包括層M2至M5的部分、包括層M6和M7的部分以及包括層M8 和M9的部分。對于每個部分，選擇層間電介質膜的材料以及尺寸 規則。
作為層Ml中的絕緣部分的層間電介質膜IDO由諸如SiO的非 低k材料或者諸如SiOC的低k材料形成。層Ml具有作為用于構成
另外，層Ml具有作為密封環區域SR中的密封環SL的一部分的金 屬部分。此外，層Ml具有在虛設區域DR中的金屬層L0。金屬層 LO通過單大馬士革工藝形成在層間電介質膜IDO中。如圖8所示， 金屬層LO的平面布局是一個邊長為LW0的方形。長度LWO例如是 1.5[im。層M2至M5具有作為絕緣部分的第一疊層LB1。第一疊層LB1 是這樣的疊層，其中刻蝕停止膜ESla、第一層間電介質膜IDla、蓋 膜CPla、刻蝕停止膜ESlb、第一層間電介質膜IDlb、蓋膜CPlb、 刻蝕停止膜ESlc、第一層間電介質膜IDlc、蓋膜CPlc、刻蝕停止 膜ESld、第一層間電介質膜IDld以及蓋膜CPld以該順序疊置。第 一層間電介質膜IDla至IDld的材料是ULK材料，該ULK材料相 對于層間電介質膜IDO的材料具有較小的相對介電常數以及較低的 機械強度。刻蝕停止膜ESla至ESld由SiCO/SiCN疊層材料形成。 蓋膜CPla至CPld的材料是SiOC。
層M2至M5具有由雙大馬士革工藝形成的金屬部分。該金屬部 分均具有作為芯片區域CR中的局部布線上的中間布線的功能。該金 屬部分構成密封環區域S R中的密封環S L的 一 部分。在虛設區域D R 中該金屬部分構成設置在第一疊層LB1內的第一區域Ral。
第一區域Ral具有形成在第一疊層LB1內使得在平面中彼此重 疊的多個第一金屬層L1，并且還具有用于耦合第一金屬層Ll的過 孔V1。如圖9所示，每個第一區域Ral的平面布局包括一個邊長為 LW1并對應于第一金屬層L1的方形以及一個邊長為LV1并對應于 過孔VI的方形。沿著與第一金屬層L1對應的方形的外圍部分設置 與過孔V1對應的方形。長度LW1等于長度LW0 (圖8),且例如 為1.5pm。在附圖中，例如，長度SV1是0.12!xin且長度SW1是 0.05nm。當從平面上看時，過孔VI沿著每個第一金屬層Ll的四個 邊布置在該第一金屬層的外圍上(此后該布局將被稱作"過孔VI外 圍布局")。
層M6和M7具有作為絕緣部分的第二疊層LB2。第二疊層LB2 是這樣的疊層，其中刻蝕停止膜ES2a、第二層間電介質膜ID2a、刻 蝕停止膜ES2b以及第二層間電介質膜ID2b以這種順序疊置。第二 層間電介質膜ID2a和ID2b的材料是與第一層間電介質膜IDla至 IDld的ULK材料相比具有更大的相對介電常數和更高的機械強度 的低k材料。例如為SiOC。刻蝕停止膜ES2a和ES2b由SiCO/SiCN疊層材料形成。
層M6和M7具有由雙大馬士革工藝形成的金屬部分。該金屬部 分均用作在芯片區域CR中的中間布線上的第一半球形布線。另夕卜， 該金屬部分構成在密封環區域SR中的密封環SL的一部分。此外， 該金屬部分構成設置在虛設區域DR中的第二疊層LB2內的第二區 域Ra2。
第二區域Ra2包括設置在第二疊層LB2內使得在平面上彼此重 疊的多個第二金屬層L2,并且還包括用于耦合第二金屬層L2的過 孔V2。如圖IO所示，每個第二區域Ra2的平面布局包括一個邊長 為LW2并對應于第二金屬層L2的方形以及一個邊長為LV2并對應 于過孔V2的方形。沿著與第二金屬層L2對應的方形的外圍部分布 置與過孔對應的方形。長度LW2等于長度LW0(圖8)和長度LW1 (圖9)中的每個，且例如為1.5pm。在附圖中，例如，長度SV2 是0.18iim且長度SW2是0.065pm。當從平面上看時，過孔V2沿著 每個第二金屬層L2的四個邊布置在該第二金屬層的外圍上(此后該 布局將被稱作"過孔V2外圍布局")。
第二區域Ra2與第一區域Ral在平面上重疊。第二區域Ra2不 通過過孔耦合到第一區域Ral,且在第二區域Ra2和第一區域Ral 之間夾持第二層間電介質膜ID2a。
層M8和M9具有作為絕緣部分的第三疊層LB3。第三疊層LB3 是這樣的疊層，其中刻蝕停止膜ES3a、第三層間電介質膜ID3a、刻 蝕停止膜ES3b、第三層間電介質膜ID3b、刻蝕停止膜ES3c、第三 層間電介質膜ID3c、刻蝕停止膜ES3d以及第三層間電介質膜ID3d 以這種順序疊置。第三層間電介質膜ID3a至ID3d的材料是與第二 層間電介質膜ID2a和ID2b的低k材料相比具有更大的相對介電常 數和更高的機械強度的非低k材料，例如SiO。刻蝕停止膜ES3a至 ES3d由SiCO/SiCN疊層材料或SiCN單層材料形成。
層M8和M9具有由雙大馬士革工藝形成的金屬部分。該金屬部 分均用作在芯片區域CR中的第一半球形布線上的第二半球形布線。另外，該金屬部分構成在密封環區域SR中的密封環SL的一部分。 此外，該金屬部分構成設置在虛設區域DR中的第三疊層LB3內的 第三區域Ra3。
第三區域Ra3包括設置在第三疊層LB3內使得在平面上彼此重 疊的多個第三金屬層L3，并且還包括用于耦合第三金屬層L3的過 孔V3。如圖11所示，每個第三區域Ra3的平面布局包括具有一個 邊長LW3并對應于第三金屬層L3的方形，以及具有一個邊長LV3 并對應于過孔V3的方形。沿著與第三金屬層L3對應的方形的外圍 部分布置與過孔V3對應的方形。長度LW3等于長度LW0至LW2 (圖8至圖10)中的每個，且例如為1.5pm。在附圖中，例如，長 度SV3是0.68nm且長度SW3是0.5jam。當從平面上看時，過孔V3 沿著每個第三金屬層L3的四個邊布置在該第三金屬層的外圍上(此 后該布局將被稱作"過孔V3外圍布局")。
第三區域Ra3與第二區域Ra2在平面上重疊。第三區域Ra3不 通過過孔耦合到第二區域Ra2，且在第三區域Ra3和第二區域Ra2 之間夾持第三層間電介質膜ID3a。
主要參考圖4，當從平面上看時，第三區域Ra3在虛設區域DR 中具有范圍從30%到50%的占據面積并且具有范圍從1平方微米到 4平方微米的圖形。第一區域Ral和第二區域Ra2也具有相同的占 據面積和面積圖形。
第三區域Ra3在平面中規則地布置。在密封環SL的延伸方向， 第三區域Ra3以相同間隔線性地布置。在與密封環SL的延伸方向正 交的方向上(圖4中的橫向)，第三區域Ra3以相同間隔按Z字形 的方式布置。換言之，在相鄰行中形成的第三區域Ra3彼此移動預 定的間距。更具體而言，當從平面上看時，第三區域Ra3沿著多個 行布置，并且以交替的方式布置位于相鄰行中的第三區域Ra3,由此 提供Z字形的布置。利用這種Z字形布置，防止密封環SL和劃片面 DS在與密封環SL的延伸方向正交的方向上通過層間電介質膜線性 地耦合在一起。該布局也是第一區域Ral和第二區域Ra2的布局。層M1至M9的金屬部分包括位于底部和側面部分的阻擋金屬部 分以及被阻擋金屬部分覆蓋的Cu (銅)部分。例如，如圖12所示， 每個第二區域Ra2包括阻擋金屬部分BMa、 BMb和Cu部分CLa、 CLb。
在開口OP正下方的第一、第二和第三區域Ral、 Ra2和Ra3可 以省略。在這種情況下，通過自動視覺檢查設備可以更容易地觀察 到隨后要描述的由碎裂TP造成的層間電介質膜的剝離狀態。由此， 產生了使缺陷分析變得更加容易的效果。
現在關于制造半導體器件SD1的方法提供以下描述。圖13是示 意性示出在用于制造根據本發明第一實施例的半導體器件的方法中 使用的晶片的平面布局的圖。參見圖13,首先，通過傳統晶片工藝 形成晶片WF。在平面布局中，晶片WF包括多個半導體器件SD1 和切割區域RR。在平面布局中，每個半導體器件SD1包括芯片區域 CR、包圍芯片區域CR的密封環區域SR以及包圍密封環區域SR的 外圍的虛設區域DR。
圖14是示意性示出在用于制造根據第一實施例的半導體器件的 方法中的劃片工藝的部分截面圖。參見圖14，劃片刀DB朝著切割區 域RR按壓，由此沿著虛設區域DR的外圍切割晶片WF。通過此劃 片工藝從晶片WF中切割出半導體器件SD1。
現在將給出關于可能在劃片工藝中形成的裂縫的擴展過程的詳 細描述。首先將給出關于裂縫擴展過程的概述。圖15是用于解釋在 常規半導體器件中的裂縫擴展過程的示意性部分截面圖。
參見圖15，常規半導體器件SD0包括半導體襯底SB、形成 在半導體襯底SB上的絕緣膜FL以及形成在絕緣膜FL內的密封環 SL。在這種半導體器件SDO制造方法的劃片工藝中，在半導體襯底 SB的劃片面DS—側上會出現碎裂TP。在這種情況下，以碎裂TP 作為起點，諸如使裂縫向上擴展的應力施加到絕緣膜FL。在裂縫的 早期階段，由應力造成的絕緣膜FL中的裂縫被分成三種類型裂縫 CK1、裂縫CK2和裂縫CK3。裂縫CK1往往大約在半導體襯底SB正上方擴展。由于裂縫CK1 在不接近密封環區域SR的情況下擴展，所以不會造成對密封環SL 的破壞。另一方面，裂縫CK3向上傾斜地經過虛設區域DR并且往 往朝著密封環區域SR行進。裂縫CK3易于到達并破壞密封環SL。
裂縫CK2只是傾斜地向上經過虛設區域DR并且往往離開半導 體器件SD0。在絕緣膜FL具有大致均勻的機械強度的情況下，裂縫 CK2保持其初始階段的過程，只是傾斜地向上經過虛設區域DR并 離開半導體器件SDO。然而，在絕緣膜FL具有朝著上部機械強度更 高的疊層結構的情況下，裂縫的向上行進被半路阻隔并且會變成具 有朝著密封環SL的行進過程的裂縫CK2V(在附圖中的虛線箭頭)。 作為這種疊層結構的例子，提到了其中由低k材料形成的膜疊置到 由ULK材料形成的膜上的結構以及其中由非低k材料形成的膜疊置 到由低k材料形成的膜上的結構。在具有這種疊層結構的半導體器 件中，存在密封環SL被裂縫CK2V破壞的可能性。
關于在向半導體器件SD1施加易于產生裂縫CK2 (圖15)的應 力的情況下的實際裂縫擴展過程的例子，現在提供以下的描述。如 果假設沒有提供第一至第三區域Ral至Ra3,則在第一和第二疊層 LB1、 LB2之間或者在第二和第三疊層LB2、 LB3之間，裂縫CK會 變成裂縫CK2V (圖15 )并且裂縫CK2V會達到密封環SL。然而， 在此實施例中，裂縫在到達密封環SL之前向上行進通過半導體器件 SD1。以下將給出關于這種裂縫擴展過程的詳細描述。
參見圖16,作為初始階段，裂縫經過層間電介質膜ID0、刻蝕 停止膜ESla以及第一層間電介質膜IDla并且到達第一區域Ral的 底部，如箭頭a。
然后，如箭頭b,沿著第一區域Ral的底部裂縫行進過程變成橫 向方向。這是因為裂縫不能行進到由于由金屬形成而具有高機械強 度的第一區域Ral中，而是沿著第一區域Ral和第一層間電介質膜 IDla之間的界面行進。此外，由于界面是金屬絕緣體界面，所以該 界面具有低的粘合強度。由于這種低的粘合強度，裂縫沿著該界面行進的可能性增加。
然后，如箭頭c,已經經過第一區域Ral的底部的裂縫的行進過 程返回到作為與應力狀態成比例的原始過程的斜向上過程(圖15的 裂縫CK2的行進方向)。裂縫經過蓋膜CPla、刻蝕停止膜ESlb、 第一層間電介質膜IDlb、蓋膜CPlb、刻蝕停止膜ESlc、第一層間 電介質膜IDlc、蓋膜CPlc、刻蝕停止膜ESld、第一層間電介質膜 IDld以及蓋膜CPld,并且到達第二疊層LB2的底部。裂縫更不可 能在密封環SL—側(附圖中的左側)上緊鄰箭頭c的第一區域Ral 中的第一金屬層L1之間經過。原因在于在彼此相對的一對第一金屬 層L1之間的區域通過過孔VI加固并且因此裂縫難以出現在其中。
然后，如箭頭d，裂縫行進過程沿著第一和第二疊層LB1、 LB2 之間的界面變成橫向方向。即，在圖中裂縫難以向上行進。這是因 為在箭頭d之上的區域的絕緣膜厚度大并且材料特征的機械強度高。 此外，由于該界面對應于用于形成第一區域Ral的雙大馬士革工藝 中的CMP (化學機械拋光)表面，界面強度相對較低，結果增加了 裂縫沿著該界面行進的可能性。
然后，如箭頭e,在夾持在第一和第二區域Ral、 Ra2之間的區 域中，裂縫行進到第二疊層LB2中。這是因為在被夾持在第一和第 二區域Ral、 Ra2之間的區域中絕緣膜厚度小，由此促進生成裂縫。 由此進入到第二疊層LB2中的裂縫的行進過程返回到作為與應力狀 態成比例的原始過程的傾斜向上過程(圖15中的裂縫CK2的行進 方向)。然后，裂縫經過刻蝕停止膜ES2a和第二層間電介質膜ID2a 并且到達第二區域Ra2的底部。
如用箭頭f至i所示，裂縫如上述箭頭b至e那樣行進并且如用 箭頭j和k所示，箭頭如上述箭頭b和c那樣行進。即，在虛設區域 DR中，裂縫向上行進通過半導體器件SD1而不到達密封環區域SR。 結果，在半導體器件SD1中形成裂縫CK (圖3)。
當將會生成裂縫CK2 (圖15)的應力被施加到該實施例的半導 體器件SD1中時，防止了出現到達密封環SL的裂縫CK2V (圖15)并且作為代替，在虛設區域DR內形成諸如向上行進通過半導體器 件SD1的裂縫CK (圖3)。而且，利用過孔VI外圍布局、過孔V2 外圍布局和過孔V3外圍布局，裂縫難以行進通過第一至第三區域 Ral至Ra3的內部，由此更為有效地允許裂縫向上行進。
與上述內容相同的內容也適用于向半導體器件SD1施加將會生 成裂縫CK3 (圖15)的應力的情況。
現在關于與此實施例相關的比較例子提供以下描述。圖17是示 意性示出比較半導體器件的配置的部分截面圖。參見圖17, SDC所 示的比較半導體器件具有作為金屬部分的區域RaC。區域RaC均包 括第一金屬層L0、第一區域Ral、第二區域Ra2、第三區域Ra3 和過孔V1C、 V2C和V3C。利用過孔V1C、 V2C和V3C，金屬層 L0和第一、第二和第三區域Ral、 Ra2、 Ra3被呈現為彼此集成。因 此，每個區域RaC被呈現為難以形成裂縫的大塊區域。
圖18是沿著圖17的線xvm-xvin獲得的截面圖和在平面上的
裂縫擴展過程的重疊圖。主要參見圖18,如上所述，區域RaC難以 被形成裂縫并且區域RaC被形成為在厚度方向經過包括層間電介質 膜IDO并進一步包括第一疊層LB1至第三疊層LB3 (圖17)的疊層 LB。因此，在圖中以箭頭示出的裂縫不能到達區域RaC。結果，裂 縫可以如編織狀在區域RaC旁邊行進通過更為容易產生裂縫的疊層 LB而不是通過區域RaC。該裂縫容易到達密封環SL并破壞該環。
根據這一實施例的半導體器件SD1,如圖16中所示，在第二疊 層LB2的 一部分中，形成有其中包括第二層間電介質膜ID2a的電介 質膜被夾持在第一和第二區域Ral、 Ra2之間的部分(例如，包圍箭 頭e的部分)。因為該部分^皮夾持在區i或Ral和Ra2之間，所以該 部分具有小的膜厚度。此外，該部分沒有通過過孔加固。因此，該 部分易于在第二疊層LB2中局部地產生裂縫。在出現這種易于產生 裂縫的部分的情況下，裂縫易于從具有低機械強度的第 一 層間電介 質膜IDla至IDld的第一疊層LB1擴展到具有高機械強度的第二層 間電介質膜ID2a、 ID2b的第二疊層LB2,如箭頭e所示。因而，在裂縫到達密封環SL之前，裂縫變得更容易向上行進通過半導體器件 SD1。結果，抑制了裂縫對密封環SL的破壞并且因此確保了半導體 器件SD1的高可靠性。
如圖4所示的第三區域Ra3,第一和第二區域Ral、 Ra2均可以 在平面上占據范圍從30 %到50 %的面積，由此以良好平衡的方式確 保由箭頭c和e所示的產生裂縫的區域(圖16),使得如圖16所示 裂縫可以向上行進通過半導體器件SD1。
金屬層LO以及第一、第二和第三區域Ral、 Ra2、 Ra3 (圖8至 圖11 )均具有在平面上面積范圍從1平方微米至4平方微米的圖形。
在其中金屬層L0以及第一、第二和第三區域Ral、 Ra2、 Ra3 在劃片工藝中利用劃片刀DB (圖4)切割時被分散的情況下，如果 上述面積是4平方微米或更少，則該金屬片的面積幾乎等于在劃片 工藝中大量使用的磨粒的截面積。因此，這種金屬片基本很少造成 任何實質上不利的影響。如果上述面積小于1平方微米，則用于生 成箭頭e的裂縫(圖16)的區域的面積變得不夠并且因此使裂縫向 上的作用降低。
另一方面，如果所討論的面積超過4平方微米，因為該金屬片 的面積大于在劃片工藝中大量使用的磨粒的截面積，則在劃片工藝 中通過劃片刀DB (圖14)切割時利用磨粒實際加工的面積變大。 因而，形成切割毛刺，造成半導體器件的可靠性的降低，或者切割 芯片粘附到劃片刀，造成切割缺陷。
半導體器件SD1具有機械強度比第一層間電介質膜IDla至 IDld(圖5)更高的層間電介質膜IDO (圖5),所以在層M1中(圖 2),使用機械強度比層M2至M5(圖2)更高的層間電介質膜材料。 因此，可以采用在半導體器件SD1的設計中出于某些理由而常常采 用的層間電介質膜材料的組合。例如，可以采用這種組合，使得層 間電介質膜ID0由低k材料形成并且第 一 層間電介質膜ID 1 a至ID 1 d 由ULK材料形成。或者，可以采用這種組合，使得層間電介質膜IDO 由非低k材料形成并且第一層間電介質膜IDla至IDld由低k材料形成。
與比較半導體器件SDC (圖17)不同，該實施例的半導體器件 SD1 (圖5)不具有過孔V1C、 V2C和V3C,且因此半導體器件設計 工作被大大簡化。
在與密封環SL的延伸方向正交的方向(圖4的橫向方向)，如 圖4所示，第三區域Ra3被布置成Z字形，由此抑制在密封環SL 和劃片面DS之間出現在與密封環SL的延伸方向正交的方向(在圖 中為橫向方向)上直線行進且不經過第三區域Ra3的作用的裂縫。 這也是第一和第二區域Ral、 Ra2的情況。 (第二實施例)
圖19是示意性示出根據本發明第二實施例的半導體器件的配置 的部分截面圖。圖20是沿著圖19的線XX-XX獲得的示意性截面圖。 圖21至圖23是分別沿著圖20的線XXI-XXI、 XXII-XXII以及
xxm-xxin獲得的示意性截面圖。圖20至圖23中的截面部分分別
對應于第一實施例中的圖4至圖7。
主要參考圖20至圖23,在SD2示出的第二實施例的半導體器 件包括分別代替在半導體器件SD1 (圖5)中使用的第一、第二和第 三區域Ral、 Ra2和Ra3的第一、第二和第三區域Rbl、 Rb2和Rb3。 第一、第二和第三區域Rbl、 Rb2、 Rb3不具有過孔。
當從平面上看時，第二區域Rb2部分地與第一區域Rbl重疊并 且位于與第 一 區域Rbl的位置偏離的位置，使得遠離密封環區域SR。 當從平面上看時，第三區域Rb3部分地與第二區域Rb2重疊并且位 于與第二區域Rb 2偏離的位置，使得遠離密封環區域S R 。
關于除上述方面以外的配置的其它方面，幾乎與上述第一實施 例的配置相同。因此，通過與第一實施例中相同的附圖標記來標識 相同或相應的元件，并且將省略對它們的解釋。
圖24是示意性示出第二實施例的半導體器件的裂縫行進過程的 例子的部分截面圖。圖24對應于第一實施例中的圖16。
在圖24中，當從平面中看時，在與第一區域Rbl的位置偏離的位置處，設置從上方靠近被夾持在第一和第二區域Rbl、 Rb2之間的 部分的第二區域Rb2,使得遠離密封環SL。因此，在該夾持部分中 擴展的裂縫箭頭f可以向上行進(見箭頭g)，而不被在距離密封環 區域SR更遠的位置(圖中右手側位置)處的第二區域Rb2阻隔。
類似地，當從平面上看時，在與第二區域Rb2的位置偏離的位 置處，設置從上方靠近被夾持在第二和第三區域Rb2、 Rb3之間的部 分的第三區域Rb3，使得遠離密封環SL。因此，在該夾持部分中擴 展的裂縫箭頭j可以向上行進(見箭頭k),而不被在距離密封環區 域SR更遠的位置(圖中右手側位置)處的第三區域Rb3阻隔。
因而，與其中每個第二區域Rb2的位置和每個第三區域Rb3的 位置在平面中不彼此偏離的情況相比，裂縫更容易在到達密封環SL 之前向上行進通過半導體器件SD2。因而，抑制出現由裂縫對密封 環SL的破壞并且因此確保半導體器件SD2的高可靠性。 (第三實施例)
圖25至圖27是示意性示出根據本發明第三實施例的半導體器 件的部分截面圖。圖25至圖27的截面位置分別對應于第二實施例 中的圖21至圖23的截面位置。
主要參考圖25至圖27， SD3示出的第三實施例的半導體器件包 括分別代替在第二實施例的半導體器件SD2(圖21 )中使用的第一、 第二和第三區域Rbl、 Rb2和Rb3的第一、第二和第三區域Ral、 Ra2和Ra3。
關于除上述方面以外的配置的其它方面，幾乎與上述第二實施 例中相同。因此，通過與第二實施例中相同的附圖標記來標識相同 或相應的元件，并且將省略對它們的解釋。
圖28是示意性示出第三實施例的半導體器件中的裂縫行進過程 的例子的部分截面圖。圖28對應于第二實施例中的圖24。
參考圖28,在與第一區域Ral的位置偏離的位置處，設置從上 方靠近被夾持在第一和第二區域Ral、 Ra2之間的部分的第二區域 Ra2，使得遠離密封環SL。因此，在該部分中擴展的裂縫箭頭f可以向上行進(見箭頭g)，而不被在距離密封環區域SR更遠的位置(圖 中右手側位置)處的第二區域Ra2阻隔。
類似地，在與第二區域Ra2的位置偏離的位置處，設置從上方 靠近被夾持在第二和第三區域Ra2 、 Ra3之間的部分的第三區域Ra3 ， 使得遠離密封環SL。因此，在該部分中擴展的裂縫箭頭j可以向上 行進(見箭頭k),而不被在距離密封環區域SR更遠的位置(圖中 右手側位置)處的第三區域Ra3阻隔。
因而，與其中每個第二區域Ra2的位置和每個第三區域Ra3的 位置不彼此偏離的情況相比，裂縫更容易向上行進通過半導體器件 SD3。因而，抑制出現由裂縫對密封環的破壞并且因此確保半導體器 件SD3的高可靠性。
在每個第一區域Ral中的多個第一金屬層L1通過過孔VI耦合 在一起。因而，裂縫難以在彼此相對的一對第一金屬層Ll之間的區 域中形成，因為該區域被過孔VI加固。由此，裂縫將更不可能在密 封環SL—側(附圖中的左側)上緊鄰箭頭c定位的第一區域中的第 一金屬層L1之間經過。即，如箭頭c所示，裂縫可以更主動地向上 傳遞至第一疊層LB1的上端。因而，如箭頭e所示，擴展到第一疊 層LB1上方的第二疊層LB2中的裂縫可以在更加遠離密封環區域SR 的位置處(在圖中的右手側位置)形成。
在每個第二區域Ra2中的多個第二金屬層L2通過過孔V2耦合 在一起。因而，裂縫難以在彼此相對的一對第二金屬層L2之間的區 域中形成，因為該區域被過孔V2加固。由此，裂縫將更不可能在密 封環SL —側(附圖中的左側)上緊鄰箭頭g定位的第二區域Ra2 中的第二金屬層L2之間經過。即，如箭頭g所示，裂縫可以更主動 地向上傳遞至第二疊層LB2的上端。因而，如箭頭i所示，擴展到 第二疊層LB2上方的第三疊層LB3中的裂縫可以在更加遠離密封環 區域SR的位置處(在圖中的右手側位置)形成。
此外，在每個第三區域Ra3中的多個第三金屬層L3通過過孔 V3耦合在一起。因而，裂縫難以在彼此相對的一對第三金屬層L3之間的區域中形成，因為該區域被過孔V3加固。由此，裂縫更不可 能在密封環SL—側(附圖中的左側)上緊鄰箭頭k定位的第三區域 Ra3中的第三金屬層L3之間經過。即，如箭頭k所示，裂縫可以更 主動地向上傳遞至第三疊層LB3的上端。因而，可以使裂縫在更加 遠離密封環區域SR的位置處(在圖中的右手側位置)向上經過半導 體器件SD3。 (第四實施例)
圖29是示意性示出根據本發明第四實施例的半導體器件的配置 的部分截面圖。圖30至圖32是分別沿著圖29的線XXX-XXX、 XXXI-XXXI和XXXII-XXXII獲得的示意性截面圖。圖29至圖32 的截面位置分別對應于第一實施例中的圖4至圖7。
主要參考圖29，在SD4所示的第四實施例的半導體器件中，第 三區域Ra3的平面布局包括在與密封環SL的延伸方向正交的方向 (圖29中的橫向)大體上以相等間隔以Z字形方式布置的各個圖形。 然而，在由虛線DC限定的區域中，布局中途的圖形的一部分被去 掉，而第三區域Ra3沒有形成在其中。
同樣關于第一和第二區域Ral、 Ra2的平面布局，它們與第三區 域Ra3的上述平面布局相同。
關于除上述方面以外的配置的其它方面，幾乎與上述第一實施 例中相同。因此，通過與第一實施例中相同的附圖標記來標識相同 或相應的元件，并且將省略對它們的解釋。
圖33是示意性示出第四實施例的半導體器件中的裂縫行進過程 的例子的部分截面圖。圖33對應于第一實施例中的圖16。
主要參考圖33，在這個實施例中，與第一實施例相比(圖16)， 在位于箭頭b上方的第 一 區域Ra 1和在密封環S L —側(圖中的左側) 與其相鄰的第一區域Ral之間的間隔較大。即，確保了在箭頭b的 裂縫和與該裂縫在密封環SL方向(圖中的左側)遠離的第一區域 Ral的下側即容易產生裂縫的表面之間的足夠距離。因而，抑制了箭 頭b的裂縫直接擴展到位于密封環SL側(圖中的左側)上的第一區域Ral的下側，即，裂縫橫向擴展，而不是在箭頭c的方向行進。 即，如箭頭c所示，裂縫可以更主動地傳遞至第一疊層LB1的上端。 由此，可以使裂縫以主動方式向上行進通過半導體器件SD4。 (第五實施例)
圖3 4是示意性示出根據本發明第五實施例的半導體器件的配置 的部分截面圖。圖35至圖37是分別沿著圖34的線XXXV-XXXV、 XXXVI-XXXVI和XXXVII-XXXVII獲4尋的示意4生截面圖。圖34至 圖37的截面位置分別對應于第二實施例中的圖20至圖23。
主要參考圖34,第三區域Rb3的平面布局包括在與密封環SL 的延伸方向正交的方向(圖34中的橫向)大體上以相等間隔以Z字 形方式布置的各個圖形。然而，在由虛線DC限定的區域中，布局 中途的圖形的一部分被去掉，而第三區域Rb3沒有形成在其中。
同樣關于第一和第二區域Rbl、 Rb2的平面布局，它們與第三區 域Rb3的上述平面布局相同，其中每個布局中途的圖形的一部分被 去掉。
關于除上述方面以外的配置的其它方面，幾乎與上述第二實施 例的配置相同。因此，關于相同或相應的元件，通過與第二實施例 中相同的附圖標記來標識，并且將省略對它們的解釋。
根據此實施例，如在第四實施例中那樣，在由虛線DC (圖34) 限定的區域中可以更為主動地向上傳遞裂縫。由此，可以以更加主 動的方式使裂縫向上行進通過半導體器件SD5。 (第六實施例)
圖38至圖40是示意性示出根據本發明第六實施例的半導體器 件的配置的部分截面圖。圖38至圖40的截面位置分別對應于第五 實施例中的圖35至圖37的截面位置。
主要參考圖38至圖40, SD6所示的第六實施例的半導體器件包 括分別代替在第五實施例的半導體器件SD5(圖35至圖37)中使用 的第一、第二和第三區域Rbl、 Rb2和Rb3的第一、第二和第三區 域Ral、 Ra2和Ra3。關于除上述方面以外的配置的其它方面，幾乎與第五實施例的 配置相同。因此，關于相同或相應的元件，通過相同的附圖標記來 標識，并且將省略對它們的解釋。
根據第六實施例獲得與第五實施例相同的效果。在每個第 一 區
域Ral中的多個第一金屬層L1通過過孔VI耦合在一起。在彼此相 對的一對第一金屬層Ll之間的區域難以產生裂縫，因為該區域被過 孑LV1力。固。由此，裂縫更不可能在每個第一區域Ral中的相對的第 一金屬層L1之間經過。由此，可以使裂縫更主動地向上傳遞至第一 疊層LB1的上端。
在每個第二區域Ra2中的多個第二金屬層L2通過過孔V2耦合 在一起。在彼此相對的一對第二金屬層L2之間的區域難以產生裂 縫，因為該區域被過孔V2加固。由此，裂縫變得更不可能在每個第 二區域Ra2中的相對的第二金屬層L2之間經過。由此，可以使裂縫 更主動地向上傳遞至第二疊層LB2的上端。
在每個第三區域中的多個第三金屬層L3通過過孔V3耦合在一 起。在彼此相對的一對第三金屬層L3之間的區域難以產生裂縫，因 為該區域被過孔V3加固。由此，裂縫將更不可能在每個第三區域 Ra3中的相對的第三金屬層L3之間經過。由此，可以使裂縫在更加 遠離密封環區域SR的位置(圖中的右手側位置)向上行進通過半導 體器件SD6。 (第七實施例)
圖41是示意性示出根據本發明第七實施例的半導體器件的配置 的部分截面圖。圖42至圖44是分別沿著圖41的線XLII-XLII、 XLin-XLIII和XLIV-XLIV獲得的示意性截面圖。圖41至圖44的截 面位置分別對應于第一實施例中的圖4至圖7的截面位置。
主要參考圖41，在SD7所示的第七實施例的半導體器件中，第 三區域Ra3以兩個一組按Z字形的方式布置在與密封環SL的延伸方 向正交的方向(圖41中的橫向方向)上。
關于除上述方面以外的配置的其它方面，幾乎與第一實施例的配置相同。因此，相同或相應的元件通過與第一實施例相同的附圖 標記來標識，并且將省略對它們的解釋。
根據第七實施例，如在第一實施例中那樣，抑制了在密封環SL 和劃片面DS之間出現在與密封環SL的延伸方向正交的方向線性行 進并且沒有經過第三區域Ra3的作用的裂縫。第一和第二區域Ral、 Ra2也是這種情況。 (第八實施例)
圖4 5是示意性示出根據本發明第八實施例的半導體器件的配置 的部分截面圖。圖46至圖48是分別沿著圖45中的線XLVI-XLVI、 線XLVII-XLVII和線XLVIII-XLVIII獲得的示意截面圖。圖45至圖 48的截面位置分別對應于第七實施例中的圖41至圖44。
主要地參照圖45 ，在SD8所示的該第八實施例的半導體器件中，
(圖45中的橫向方向)上以兩個一組按基本Z字形方式布置的各個 圖形。然而，在由虛線DC限定的區域中，如雙點劃線所指示的那 樣，布局中途的圖形的一部分被去掉，而第三區域Ra3沒有形成在 其中。同樣在第一區域Ral和第二區域Ra2的平面布局中，如上述 第三區域Ra3的平面布局那樣，在布局的中途，圖形的一部分被去 掉。
關于除上述方面之外的配置的其它方面，幾乎與第七實施例中 相同。因此，通過與第七實施例中相同的參考標號來標識相同或相 應的部分并將省略其說明。
根據該第八實施例，獲得與第七實施例相同的效果。而且，如 第四實施例那樣，裂縫可以以更主動的方式在由虛線DC限定的區 域中向上行進通過半導體器件SD8 (圖45)。 (第九實施例)
圖49是示意性地示出根據本發明第九實施例的半導體器件的配 置的部分截面圖。圖50至圖52是分別沿著圖49中的線L-L、線LI-LI 和線LII-LII獲得的示意截面圖。圖49至圖52的截面位置分別對應于第一實施例中的圖4至圖7。
主要地參照圖49,在SD9所示的該第九實施例的半導體器件中， 第三區域Ra3具有在與密封環SL的延伸方向正交的方向AL上的布 局和在相對于方向AL以TH的角度偏離的方向上的布局。第一區域 Ral和第二區域Ra2也具有相同的平面布局。
關于除上述方面之外的配置的其它方面，幾乎與第一實施例中 相同。因此，通過與第一實施例中相同的參考標號來標識相同或相 應的部分并將省略其說明。
根據該第九實施例，第一區域Ral、第二區域Ra2和第三區域 Ra3的布局中的每一個都包括在相對于方向AL以角度TH偏離的方 向上的布局。利用該布局，防止了在方向AL上行進的裂縫從劃片面 DS以直線僅通過層間電介質膜而到達密封環SL。
與第一和第二實施例的半導體器件SD1和SD2—樣，第三至第
九實施例的半導體器件SD3至SD9具有絕緣膜75、 76、布線77、 保護膜78、開口 OP、層Ml和層Ml下方的結構(半導體襯底SB 側)(在第三至第九實施例中沒有示出)。
應理解到，上述實施例在所有方面都是示例性的而非限制性的。 本發明的范圍不由上述描述限定，而由所附權利要求的范圍限定。圍。
本發明可特別有利地應用于具有包圍芯片區域的密封環的半導 體器件以及用于制造該半導體器件的方法。
權利要求
1.一種半導體器件，包括芯片區域；密封環區域，其在平面上包圍所述芯片區域；和虛設區域，其在平面上包圍所述密封環區域的外圍，所述虛設區域包括半導體襯底；第一疊層，其設置在所述半導體襯底上方，并包括具有第一機械強度的第一層間電介質膜；第二疊層，其設置在所述第一疊層上方，并包括具有比所述第一機械強度高的機械強度的第二層間電介質膜；至少一個第一區域，所述第一區域包括設置在所述第一疊層內使得在平面上相互重疊的多個第一金屬層，并且所述第一區域還包括用于將所述第一金屬層相互耦合的過孔；和至少一個第二區域，所述第二區域包括設置在所述第二疊層內使得在平面上相互重疊的多個第二金屬層，并且所述第二區域還包括用于將所述第二金屬層相互耦合的過孔，所述第二區域在平面上至少與所述第一區域的一部分重疊，所述第二區域不通過過孔與所述第一區域耦合，且在所述第二區域與所述第一區域之間夾持所述第二層間電介質膜。
2. 根據權利要求1的半導體器件，其中所述第二區域設置在與 所述第一區域的位置偏離的位置處，使得在平面上遠離所述密封環區域。
3. 根據權利要求1的半導體器件， 其中每個所述第一金屬層在平面上具有四個側邊，以及其中用于將所述第一金屬層相互耦合的所述過孔在平面上沿著 所述四個側邊而布置。
4. 一種半導體器件，包括芯片區域；密封環區域，其在平面上包圍所述芯片區域；和 虛設區域，其在平面上包圍所述密封環區域的外圍， 所述虛設區域包括 半導體襯底；第一疊層，其設置在所述半導體襯底上方，并包括具有第一機 械強度的第 一 層間電介質膜；第二疊層，其設置在所述第一疊層上方，并包括具有比所述第 一機械強度高的機械強度的第二層間電介質膜；至少一個第一區域，其包括設置在所述第一疊層內使得在平面 上相互重疊的多個第一金屬層；和至少一個第二區域，其包括設置在所述第二疊層內使得在平面 上相互重疊的多個第二金屬層，當在平面上看時，所述第二區域設置在與所述第一區域偏離的 位置處，使得與所述第一區域的一部分重疊且遠離所述密封環區域。
5. 根據權利要求1的半導體器件，其中當在平面上看時，所述 第 一 區域和第二區域中的每 一 個占據范圍從3 0 %到5 0 %的面積，且 具有面積范圍從1平方微米到4平方微米的圖形。
6. 根據權利要求1的半導體器件，還包括層間電介質膜，其設 置在所述半導體襯底和所述第一疊層之間，且具有比所述第一機械 強度高的機械強度。
7. 根據權利要求1的半導體器件，其中在設定平面形狀為同一 形狀時，所述第一金屬層以相互完全重合的方式布置，并且在設定 平面形狀為同一形狀時，所述第二金屬層也以相互完全重合的方式 布置。
8. 根據權利要求7的半導體器件，其中所述至少一個第一區域 包括多個第一區域，所述至少一個第二區域包括多個第二區域，所 述第一區域以相鄰行形成，當在平面上看時，所述第一區域彼此移 動預定的間距并由此布置成z字形。
9. 一種制造半導體器件的方法，包括以下步驟形成晶片，所述晶片包括芯片區域、在平面上包圍所述芯片區 域的密封環區域和在平面上包圍所述密封環區域的外圍的虛設區 域；以及沿著所述虛設區域的外圍切割所述晶片，所述虛設區域包括半導體襯底；第一疊層，其設置在所述半導體襯底上方，并包括具有第一機 械強度的第一層間電介質膜；第二疊層，其設置在所述第一疊層上方，并包括具有比所述第 一機械強度高的機械強度的第二層間電介質膜；第一區域，所述第一區域包括設置在所述第一疊層內使得在平 面上相互重疊的多個第一金屬層，并且所述第 一 區域還包括用于將 所述第一金屬層相互耦合的過孔；和第二區域，所述第二區域包括設置在所述第二疊層內使得在平 面上相互重疊的多個第二金屬層，并且所述第二區域還包括用于將 所述第二金屬層相互耦合的過孔，所述第二區域在平面上至少與所述第一區域的一部分重疊，所 述第二區域不通過過孔與所述第一區域耦合，且在所述第二區域與 所述第 一 區域之間夾持所述第二層間電介質膜。
10. 根據權利要求9的方法，其中所述第二區域設置在與所述 第一區域的位置偏離的位置處，使得在平面上遠離所述密封環區域。
11. 一種制造半導體器件的方法，包括以下步驟形成晶片，所述晶片包括芯片區域、包圍所述芯片區域的密封 環區域和包圍所述密封環區域的外圍的虛設區域；以及 沿著所述虛設區域的外圍切割所述晶片， 所述虛設區域包括 半導體襯底；第一疊層，其設置在所述半導體村底上方，并包括具有第一機械強度的第 一 層間電介質膜；第二疊層，其設置在所述第一疊層上方，并包括具有比所述第 一機械強度高的機械強度的第二層間電介質膜；第一區域，其包括設置在所迷第一疊層內使得在平面上相互重 疊的多個第一金屬層；和第二區域，其包括設置在所述第二疊層內使得在平面上相互重 疊的多個第二金屬層，當在平面上看時，所述第二區域設置在與所述第一區域的位置 偏離的位置處，使得與所述第一區域的一部分重疊且遠離所述密封 環區域。
12. 根據權利要求9的方法，其中當在平面上看時，所述第一 區域和第二區域中的每一個占據范圍從30 %到50 %的面積，且具有 面積范圍從1微米到4微米的圖形。
13. 根據權利要求9的方法，其中所述虛設區域包括第三層間 電介質膜，其設置在所述半導體襯底和所述第一疊層之間，且具有 比所述第 一 機械強度高的機械強度。
全文摘要
提供一種半導體器件以及制造該半導體器件的方法，在該半導體器件中難以出現由層間電介質膜的裂縫造成的對密封環的破壞。第一疊層包括具有第一機械強度的第一層間電介質膜。第二疊層包括具有比第一機械強度高的機械強度的第二層間電介質膜。第一區域包括設置在第一疊層內的過孔和第一金屬層。第二區域包括設置在第二疊層內的過孔和第二金屬層。當從平面上看時，第二區域至少與第一區域的一部分重疊，第二區域不通過過孔與第一區域耦合，且在第二區域與第一區域之間夾持第二層間電介質膜。
文檔編號H01L21/304GK101593738SQ20091020311
公開日2009年12月2日 申請日期2009年5月27日 優先權日2008年5月30日
發明者千葉原宏幸, 和泉直生, 松本雅弘, 石井敦司 申請人:株式會社瑞薩科技